堆叠式芯片封装结构的制作方法技术

一种堆叠式芯片封装结构，其包括封装结构、对接基板以及多个第二凸块。此封装结构包括第一芯片、第二芯片、多个第一凸块以及第一底胶。第一芯片是配置在第二芯片上。这些第一凸块是配置在第一芯片与第二芯片之间，使第一芯片透过这些第一凸块与第二芯片电性连接。第一底胶填充在第一芯片与第二芯片之间，且包覆上述第一凸块。封装结构是以倒置的方式配置在对接基板上，使第一芯片位于第二芯片与对接基板之间。这些第二凸块是配置在第二芯片与对接基板之间，使第二芯片透过这些第二凸块与对接基板电性连接。

【技术实现步骤摘要】

本专利技术涉及一种，且特别涉及 一种薄型化的。
技术介绍
目前电子产品随着市场的需求及在先进工艺技术相互配合之下，再加上各项3C产品不断强调可携式的便利性和市场需求的普及化， 传统的单一芯片封装技术已逐渐无法满足日渐新颖化市场需求，具备 轻、薄、短、小的产品特性和增加封装密度及低成本特性的设计制造 已经是众所皆知的产品趋势。因此，在轻、薄、短、小的前提下，将 各种不同功能的集成电路(IC)利用各种不同堆叠的封装方式整合来 减少封装体积和封装厚度，是目前各种封装产品开发市场研究的主 流。以目前各式各样量产封装产品而言，其中POP (Package on Package)和PIP (Package in Package)的产品就是因应时代趋势所 研发的主流新产品。图1表示为现有的一种PIP结构的剖面示意图。请参考图l所示， PIP的封装方式是将一个单独且未上锡球的封装体120通过间隔物 (spacer)130堆叠至另一封装体110的芯片114上。之后，再一起进 行封胶的封装工艺。其中，封装体110具有基板112及依序堆叠在基 板112上的芯片114及芯片116，而封装体120具有基板122及堆叠 在基板122上芯片124。图2表示为现有的一种P0P结构的剖面示意图。请参考图2所示， POP的封装方式则是将两个独立的封装体210、 220经过封装及测试 后以表面黏着的技术迭合，且透过焊球230彼此电性连接，以形成 POP封装结构。其中，封装体210具有基板212以及堆叠在基板212 上的芯片214、 216，而封装体220具有基板222以及堆叠在基板222上的芯片224。随着电子产品的功能日趋复杂化，在pop及pip封装结构中所需堆叠的芯片的数目也日益增加，因此，在封装工艺中如何控制芯片的 厚度以减少芯片堆叠的空间，进而减少堆叠而成的封装结构的厚度， 实为亟待解决的难题之一。
技术实现思路
本专利技术的目的是提供一种堆叠式芯片封装结构，此堆叠式芯片封 装结构的芯片具有较薄的厚度，以有效降低堆叠式芯片封装结构其整 体的厚度。本专利技术的另一目的是提供一种堆叠式芯片封装结构的制作方法， 此制作方法是将多个第一芯片分别配置在第二晶圆上，之后，再进行 研磨第一芯片背部的步骤。通过重复执行上述步骤，以达到降低芯片 厚度的目的，进而降低堆叠而成的封装结构的厚度。为达上述或是其它目的，本专利技术提出一种堆叠式芯片封装结构， 其主要包括封装结构、对接基板以及多个第二凸块。此封装结构包括 第一芯片、第二芯片、多个第一凸块以及第一底胶。第一芯片是配置 在第二芯片上。这些第一凸块是配置在第一芯片与第二芯片之间，使 第一芯片透过这些第一凸块与第二芯片电性连接。第一底胶填充于第 一芯片与第二芯片之间，且包覆上述第一凸块。封装结构是以倒置的 方式配置在对接基板上，使第一芯片位于第二芯片与对接基板之间。 这些第二凸块是配置在第二芯片与对接基板之间，使第二芯片透过这 些第二凸块与对接基板电性连接。 在本专利技术的一实施例中，上述的第一凸块是金凸块或是钉状凸块。 在本专利技术的一实施例中，上述的第二凸块是金凸块或是钉状凸块。 在本专利技术的一实施例中，各个第二凸块是由两个凸块单元堆叠而成。在本专利技术的一实施例中，对接基板是晶圆或是印刷电路板。 在本专利技术的一实施例中，堆叠式芯片封装结构还包括第二底胶， 填充在第二芯片与对接基板之间，且包覆上述第二凸块、第一芯片以及第一底胶。为达到上述或是其它目的，本专利技术另提出一种堆叠式芯片封装结 构的制作方法，包括下列步骤。首先，提供第一晶圆。其中，此第一 晶圆具有多个第一芯片单元，且各个第一芯片单元上配置有多个第一 凸块。之后，切割第一晶圆，使各个第一芯片单元分别形成第一芯片。 接下来，提供第二晶圆，此第二晶圆具有多个第二芯片单元。之后， 将这些第一芯片分别接合至第二晶圆上的第二芯片单元，使各个第一 芯片透过这些第一凸块与相对应的第二芯片单元电性连接。填充第一 底胶于各个第一芯片与相对应的第二芯片单元之间，使第一底胶包覆 这些第一凸块。研磨这些第一芯片的背部，以薄型化这些第一芯片。 在各个第二芯片单元承载第一芯片的表面上形成多个第二凸块。之 后，切割此第二晶圆，使各个第二芯片单元分别形成第二芯片，其中 各个第二芯片、第一芯片、这些第一凸块以及第一底胶是形成封装结 构。再来，将封装结构倒置并接合在对接基板上，使封装结构的第二 芯片透过这些第二凸块与对接基板电性连接。最后，填充第二底胶在 第二芯片与对接基板之间，以包覆这些第二凸块、第一芯片以及第一 底胶。在本专利技术的一实施例中，这些第一凸块是金凸块或是钉状凸块。在本专利技术的一实施例中，将这些第一芯片分别接合至第二晶圆上 的这些第二芯片单元的方法包括热压合或是以超声波结合。在本专利技术的一实施例中，这些第二凸块是金凸块或是钉状凸块。在本专利技术的一实施例中，这些第二凸块的高度是大于第一芯片的 顶部至第二芯片的距离。在本专利技术的一实施例中，将此封装结构接合至对接基板的方法包 括热压合或是以超声波结合。在本专利技术的一实施例中，堆叠式芯片封装结构的制作方法还包括 研磨第二芯片的背部，以薄型化此第二芯片。本专利技术的堆叠式芯片封装结构的制作方法是通过芯片堆叠、研磨 芯片的背部，并搭配上由凸块连接芯片与基板(或是芯片)的方式，降 低芯片的厚度，进而减少堆叠式芯片封装结构整体的厚度，以达到高密度3D堆叠封装的目的。此外，在芯片进行薄型化处理之前，可通 过填充底胶的步骤，对芯片提供保护，以达到芯片超薄化的需求。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文 特举较佳实施例，并配合所附图式，作详细说明如下。附图说明图1表示为现有的一种PIP结构的剖面示意图； 图2表示为现有的一种POP结构的剖面示意图； 图3A 3M表示为根据本专利技术的一实施例的一种堆叠式芯片封装结构的制作方法的流程示意图；图4表示为根据图3A 3M所示的步骤制作而成的堆叠式芯片封装结构的剖面示意图；图5及6表示为由三个芯片堆叠而成的堆叠式芯片封装结构的 剖面示意图。主要组件符号说明110:封装体112:基板114、116:芯片120:封装体122:基板124:心片130:间隔物210、220:封装体212、222:基板214、216、 224:芯片230:焊球300:第一晶圆310:第一芯片单元310，:第一芯片312:第一凸块314:背部400:第二晶圆410:第二芯片单元412:第二凸块500:第一底胶510:第二底胶520:第三底胶600:封装结构700:对接基板710:第三凸块800:堆叠式芯片封装结构900:基板D:第一芯片的背部至第二芯片单元的表面的距离 H:第二凸块的高度具体实施方式图3A 3M表示为根据本专利技术的一实施例的一种堆叠式芯片封装结 构的制作方法的流程示意图。首先，请参考图3A所示，提供第一晶 圆300，其中，此第一晶圆300具有多个第一芯片单元310，且各个 第一芯片单元310上配置有多个第一凸块312。这些第一凸块312可 为利用曝光、显影及刻蚀等工艺制作而成的金凸块(gold bump)，或 是以打线方式形成的钉状凸块(gold stud bump)。本专利技术对于形成第 一凸块312的材料及其制作方式不作任何限本文档来自技高网...

【技术保护点】
一种堆叠式芯片封装结构，其特征在于，包括：封装结构，包括：第一芯片；第二芯片，其中所述第一芯片是配置在所述第二芯片上；多数个第一凸块，配置在所述第一芯片与所述第二芯片之间，使所述第一芯片透过所述第一凸块与所述 第二芯片电性连接；以及第一底胶，填充在所述第一芯片与所述第二芯片之间，且包覆所述第一凸块；对接基板，其中所述封装结构是以倒置的方式配置在所述对接基板上，使所述第一芯片位于所述第二芯片与所述对接基板之间；以及多个第二凸 块，配置在所述第二芯片与所述对接基板之间，使所述第二芯片透过所述第二凸块与所述对接基板电性连接。

【技术特征摘要】
1. 一种堆叠式芯片封装结构，其特征在于，包括封装结构，包括第一芯片；第二芯片，其中所述第一芯片是配置在所述第二芯片上；多数个第一凸块，配置在所述第一芯片与所述第二芯片之间，使所述第一芯片透过所述第一凸块与所述第二芯片电性连接；以及第一底胶，填充在所述第一芯片与所述第二芯片之间，且包覆所述第一凸块；对接基板，其中所述封装结构是以倒置的方式配置在所述对接基板上，使所述第一芯片位于所述第二芯片与所述对接基板之间；以及多个第二凸块，配置在所述第二芯片与所述对接基板之间，使所述第二芯片透过所述第二凸块与所述对接基板电性连接。2. 如权利要求1所述的堆叠式芯片封装结构，其特征在于，所 述第一凸块是金凸块或是钉状凸块。3. 如权利要求1所述的堆叠式芯片封装结构，其特征在于，所 述第二凸块是金凸块或是钉状凸块。4. 如权利要求1所述的堆叠式芯片封装结构，其特征在于，各 所述第二凸块是由两个凸块单元堆叠而成。5. 如权利要求1所述的堆叠式芯片封装结构，其特征在于，所 述对接基板是晶圆或是印刷电路板。6. 如权利要求1所述的堆叠式芯片封装结构，其特征在于，还 包括第二底胶，填充在所述第二芯片与所述对接基板之间，且包覆所 述第二凸块、所述第一芯片以及所述第一底胶。7.—种堆叠式芯片封装结构的制作方法，其特征在于，包括 提供第一晶圆，其中所述第一晶圆具有多个第一芯片单元，且各 所述第一芯片单元上配置有多个第一凸块；切割所述第一晶圆，使各所述第一芯片单元分别形成第一芯片；提供第...

【专利技术属性】
技术研发人员：沈启智，陈仁川，张惠珊，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]