半导体器件及其制造方法技术

一种半导体器件，包括：　　　　衬底上方的栅电极；　　　　栅电极上方的栅绝缘膜；　　　　栅绝缘膜上方的第一源或漏电极；　　　　第一源或漏电极上方的岛状半导体膜；和　　　　岛状半导体膜和第一源或漏电极上方的第二源或漏电极，　　　　其中，第二源或漏电极与第一源或漏电极相接触，　　　　岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。技术背景近年来，为了实现薄层显示、超薄计算机等，可以形成于柔性的塑料衬底或者纸质衬底上方的薄膜晶体管(TFT)受到积极地追求。 结果，应对可以在等于或者低于衬底允许的温度限制的温度下制造 TFT的要求成为严重的挑战。但是，在等于或者低于衬底允许的温度限制的温度下制造TFT 意味着不能在高温下操作，这带来了问题。例如，由于连线和半导体 薄膜之间的不充分的接触导致作为TFT特征的开启电流和迁移率恶 化。作为用于显示装置的像素TFT的一例有底栅TFT，其中栅电极 位于半导体层和栅绝缘膜的下方。另外，在底栅TFT中，具有顶部接触型，其中源电极和漏电极置于半导体层的上方(见图2A);还 有底部接触型，其中源极和漏极置于半导体层的下方(见图2B)(参 考专利文献1:日本公开专利申请第2005-223048号)。示于图2A的顶部接触型底栅TFT包括衬底1001上方的栅电极 1002，栅电极1002上方的栅绝缘膜1003，以及栅绝缘膜1003上方的 半导体膜1004。此外，每个电极1005用作源电极或者漏电极(此后 称源或漏电极1005。注意在本说明中，源或漏电极指各个电极可以 起作为源电极或者漏电极的作用)形成于半导体膜1004上方。当对 栅电极1002施加电压，在半导体膜1004的与源电极或漏电极1005 接触的各区域内形成源区和漏区，在栅电极1002上方的半导体膜1004 内，在源区和漏区之间形成沟道。示于图2B的底部接触型底栅TFT包括衬底1011上方的栅电极 1012，栅电极1012上方的栅绝缘膜1013，以及栅绝缘膜1013上方的 源电极或者漏电极1014。此外，底部接触型底栅TFT包括栅极绝缘 膜1013和源极或漏极1014上方的半导体膜1015。当对栅电极1012 施加电压，在半导体膜1015的与源电极或漏电极1014接触的各区域 内形成源区和漏区，在栅电极1012上方的半导体膜1015内，在源区 和漏区之间形成沟道。在顶部接触型底栅TFT(图2A )和底部接触型底栅TFT(图2B ) 中，源电极和漏电极位于半导体层下方，如果未得到充分的热处理， 半导体膜和电极或者连线之间的接触不足，开启电流和迁移率恶化。 因此，通常在300。C左右进行热处理。但是，当衬底的制成材料具有 低允许温度限制而不是高允许温度限制的话，例如塑料或者纸，就不 能在此温度下进行热处理。此外，尽管为了降低连线电阻，电极或者连线的膜厚需要较厚， 但是在图2B所示的底部接触型TFT中，有半导体膜和源或漏电极的 覆盖率变差的问题。其结果TFT特性恶化。
技术实现思路
本专利技术之目的在于得到一种通过降低半导体膜和电极或连线之 间的接触电阻以及提高半导体膜和改善电极或连线的覆盖率而具有 的改善了的特性的半导体器件。在本专利技术的半导体器件中，为了减小半导体膜和连线或电极之间 的接触电阻，源电极或者漏电极形成于半导体膜的上方和下方。此外，为了提高半导体膜和电极的覆盖率，形成于半导体膜下方 的第一源或漏电极的厚度比形成于半导体膜上方的笫二源或漏电极的厚度薄。注意，在本说明书中，半导体器件指的是利用半导体特性工作的 器件，包含半导体层的半导体电路、光电器件和电子器件都是半导体 器件。本专利技术涉及半导体器件，包括衬底上方的栅电极，栅电极上方 的栅绝缘膜，以及栅绝缘膜上方的第一源或漏电极，第一源或漏电极 上方的岛状半导体膜，岛状半导体膜和第一源或漏电极上方的第二源 或漏电极。第二源或漏电极与第一源或漏电极接触，岛状半导体膜夹 在第一源或漏电极和第二源或漏电极之间。本专利技术涉及半导体器件，包括衬底上方的栅电极，栅电极上方 的栅绝缘膜，栅绝缘膜上方的第一源或漏电极，第一源或漏电极上方 的岛状半导体膜，在岛状半导体膜上方的掺有赋予一种导电类型的杂 质的岛状杂质半导体膜，岛状半导体膜、岛状杂质半导体膜和第一源 或漏电极上方的第二源或漏电极。第二源或漏电极与第一源或漏电极 接触，島状半导体膜和岛状杂质半导体膜夹在第一源或漏电极和第二 源或漏电极之间。本专利技术涉及半导体器件的制造方法，其中，在衬底上方形成栅电 极，在栅电极上方形成栅绝缘膜，在栅绝缘膜上方形成第一源或漏电 极，在第一源或漏电极上方形成岛状半导体膜，在岛状半导体膜和第 一源或漏电极上方形成第二源或漏电极。第二源或漏电极与第一源或 漏电极接触，岛状半导体膜夹在第一源或漏电极和笫二源或漏电极之 间。在本专利技术中，栅电极、栅绝缘膜、第一源或漏电极、岛状半导体 膜、掺有赋予一种导电类型的杂质的島状杂质半导体膜以及第二源或 漏电极的至少一个以喷墨法形成。本专利技术涉及半导体器件的制造方法，其中，在衬底上方形成第一 导电膜，利用第一导电膜形成栅电极，在栅电极上方形成栅绝缘膜， 在栅绝缘膜上方形成第二导电膜，利用第二导电膜形成第一源或漏电 极，在第一源或漏电极上方形成半导体膜，利用半导体膜形成島状半 导体膜，在第一源或漏电极和島状半导体膜的上方形成第三导电膜， 利用第三导电膜形成第二源或漏电极。第二源或漏电极与第一源或漏 电极接触，岛状半导体膜夹在第一源或漏电极和第二源或漏电极之 间。本专利技术涉及半导体器件的制造方法，其中，在衬底上方形成栅电 极，在栅电极上方形成栅绝缘膜，在栅绝缘膜上方形成第一源或漏电 极，在第一源或漏电极上方形成岛状半导体膜，在岛状半导体膜上方 形成掺有赋予一种导电类型的杂质的岛状杂质半导体膜，在乌状半导 体膜、岛状杂质半导体膜和第一源或漏电极上方形成第二源或漏电 极。第二源或漏电极与第一源或漏电极接触，岛状半导体膜和岛状杂 质半导体膜夹在第一源或漏电极和第二源或漏电极之间。在本专利技术中，赋予一种导电类型的杂质为磷或者砷。在本专利技术中，赋予一种导电类型的杂质为硼。本专利技术的半导体器件的源区和漏区各具有上下被源或漏电极夹在中间的结构；从而可以减小源或漏电极与半导体膜之间的接触电 阻。同样由于具有两个源或漏电极层，也可以减小连线电阻。此外， 由于形成于半导体膜下方的第一源或漏电极可形成得薄，半导体膜的覆盖率可以得到改善从而改善TFT特性。结果，本专利技术的半导体器 件的可靠性也可以得到改善。附图说明 在附图中图1为本专利技术的半导体器件的截面图。图2A和2B各给出了传统半导体器件的截面图。图3A至3D各给出了本专利技术的半导体器件的制造工序。图4给出了本专利技术的TFT晶体管特性的计算结果。图5A至5E各给出了本专利技术的半导体器件的制造工序。图6A至6D各给出了本专利技术的半导体器件的制造工序。图7A和7B各给出了本专利技术的液晶显示装置的制造工序。图8A和8B各给出了本专利技术的液晶显示装置的制造工序。图9给出了本专利技术的液晶显示装置的制造工序。图IO给出了本专利技术的液晶显示装置的像素部分。图11A至11D各给出了本专利技术的液晶显示装置的制造工序。图12A和12B各给出了本专利技术的液晶显示装置的顶^L图。 图13A至13D各给出了利用本专利技术的液晶滴下法的液晶显示装 置的制造工序。图14A和14B各给出了利用本专利技术的液晶滴下法的液晶显示装 置的制造工序。图15A和15B各给出了利用本专利技术的液晶滴下法的液晶显示装 置的制造工序。图16A和16B各给出了利用本专利技术的液晶滴下法的液晶显示装 置的制造工序。图17A和17B各给出了本专利技术的E本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1. 一种半导体器件，包括衬底上方的栅电极；栅电极上方的栅绝缘膜；栅绝缘膜上方的第一源或漏电极；第一源或漏电极上方的岛状半导体膜；和岛状半导体膜和第一源或漏电极上方的第二源或漏电极，其中，第二源或漏电极与第一源或漏电极相接触，岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间。2、 一种半导体器件，包括 衬底上方的栅电极； 栅电极上方的栅绝缘膜； 栅绝缘膜上方的第一源或漏电极； 第一源或漏电极上方的岛状半导体膜；岛状半导体膜上方的、掺有赋予一种导电类型的杂质的岛状杂质 半导体膜；和岛状半导体膜、乌状杂质半导体膜和第一源或漏电极上方的第二 源或漏电极，其中，第二源或漏电极与第一源或漏电极相接触，岛状半导体膜和岛状杂质半导体膜夹在第一源或漏电极和第二 源或漏电极之间。3、 如权利要求2所述的半导体器件，其中，赋予一种导电类型的杂质为磷或砷。4、 如权利要求2所述的半导体器件，其中，赋予一种导电类型的杂质为硼。5、 一种半导体器件的制造方法，包括以下工序 在衬底上方形成栅电极； 在栅电极上方形成栅绝缘膜；在栅绝缘膜上方形成第一源或漏电极； 在第一源或漏电极上方形成岛状半导体膜；和在第一源或漏电极和岛状半导体膜上方形成第二源或漏电极，其中第二源或漏电极与第一源或漏电极相接触，岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间。6、 如权利要求5所述的...

【专利技术属性】
技术研发人员：本田达也，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：