形成半导体器件的微图案的方法技术

形成半导体器件微图案的方法，包括：在衬底上形成蚀刻目标层，在蚀刻目标层上形成硬掩模层，在蚀刻目标层上形成第一辅助图案。第一辅助图案限定多个互相间隔开的结构。将硅注入第一辅助图案以形成硅烷化第一辅助图案。在硬掩模层和硅烷化第一辅助图案上形成限定两相邻硅烷化第一辅助图案之间间隔的绝缘层。在两个硅烷化第一辅助图案之间限定的间隔处的绝缘层上形成第二辅助图案。蚀刻绝缘层以移除在硅烷化第一辅助图案与第二辅助图案之间布置的绝缘层部分，同时不移除在第二辅助图案下方布置的绝缘层部分。利用硅烷化第一辅助图案与第二辅助图案作为蚀刻掩模，蚀刻硬掩模层以限定硬掩模图案。利用硬掩模图案蚀刻蚀刻目标层，以获得目标微图案。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更具体涉及一种在半导体器件中形成 比光刻工艺的分辨率更小的微图案的方法。
技术介绍
随着半导体器件的集成度的增加，最小线宽的尺寸逐渐缩小。然而， 用以实现所需微线宽的曝光设备的发展已经不能满足较高集成度的要 求。特别是，在通过实施传统曝光与显影工艺利用含硅(Si)的光刻胶膜 来形成含硅(Si)的光刻胶图案的情况下，曝光设备的分辨率能力存在限 制。此外，为了实现因器件较高集成度所要求的微线宽， 一些工艺步骤 是必要的。更具体地，为了形成用于形成微图案的硬掩模图案，必须实 施由几个步骤构成的掩模形成工艺、双曝光蚀刻技术(DEET)方法、间 隔物形成工艺等。这些工艺方法不仅增加整个工艺步骤，而且也增加大 规模生产的器件的成本。
技术实现思路
本专利技术涉及一种，其中可使用减少 的工艺步骤形成比曝光工艺的分辨率更小的微图案，节省大量生产器件 的成本。依照本专利技术的第一实施方案，提供一种形成半导体器件的微图案的 方法，包括在半导体衬底上方形成蚀刻目标层、硬掩模层、和第一辅 助图案；通过在第一辅助图案上实施硅烷化工艺，形成硅烷化第一辅助 图案；在包括硅烷化第一辅助图案的硬掩模层上形成绝缘层；在硅烷化 第一辅助图案之间的绝缘层上形成第二辅助图案；实施蚀刻工艺，使得 绝缘层仅保留在第二辅助图案的底部；通过利用采用硅烷化第 一辅助图案与第二辅助图案作为蚀刻掩模的蚀刻工艺蚀刻硬掩模层来形成硬掩模图案；以及使用硬掩模图案蚀刻蚀刻目标层。蚀刻目标层可具有绝缘层、导电层或层间绝缘层的薄膜特性。硬掩 模层可具有碳层和含珪(Si)的底部抗反射涂层(BARC)的堆叠结构。硬掩 模层可具有非晶碳层和SiON层的堆叠结构。碳层可使用旋涂法形成。 第 一辅助图案可具有间距(pitch )，该间距为目标微图案的间距的二倍。硅烷化工艺可包括将硅(Si)源注入第一辅助图案中的过程。硅烷化 工艺可使用六曱基二硅氮烷(HMDS)气体来进行。硅烷化工艺可在100 到140C的温度下进行30秒到1个小时。绝缘层可由碳层形成。可使用化学气相沉积(CVD)或旋涂法形成碳 层。绝缘层可由具有不同于硅烷化第一辅助图案和第二辅助图案的蚀刻 选择性的材料制成。第二辅助图案可由含硅(Si)的光刻胶膜形成。绝缘 层可利用采用02等离子体的干式蚀刻工艺来移除。在绝缘层的蚀刻工 艺期间，第二辅助图案可保留低于硅烷化第一辅助图案的高度。硬掩模 层的蚀刻过程可使用干蚀刻工艺来实施。依照本专利技术的第二实施方案，提供一种形成半导体器件的微图案的 方法，包括在限定有单元栅极区域、选择晶体管区域及周边区域的衬 底上方形成蚀刻目标层、硬掩模层、以及第一辅助图案；通过在第一辅 助图案上实施硅烷化工艺，形成硅烷化第一辅助图案；在包括硅烷化第 一辅助图案的硬掩模层上形成绝缘层；在单元栅极区域中所形成的硅烷 化第一辅助图案之间和绝缘层上形成第二辅助层；以下列方式实施第一 蚀刻工艺在单元栅极区域中所形成的第二辅助层保留在位于硅烷化第 一辅助图案之间的绝缘层上，并因而成为第二辅助图案；移除在硅烷化 第一辅助图案上以及硅烷化第一辅助图案与单元栅极区域中的第二辅 助图案之间的绝缘层；通过利用采用硅烷化第一辅助图案与第二辅助图 案作为蚀刻掩模的第二蚀刻工艺来蚀刻硬掩模层形成硬掩模图案；以及 利用采用硬掩模图案作为蚀刻掩模的第三蚀刻工艺对蚀刻目标层进行 蚀刻。蚀刻目标层可由硅化鵠(WSix)层形成。可在蚀刻目标层与半导体衬 底之间形成隧道绝缘层、用于浮置栅极的第一导电层、介电层、以及用 于控制栅极的第二导电层的堆叠结构。硬掩模层可具有碳层和含硅(Si)的BARC层的堆叠结构。硬掩模层可具有非晶碳层和SiON层的堆叠结 构。碳层可使用旋涂法形成。第一辅助图案可具有为目标微结构的间距 两倍的间多巨。硅烷化工艺可包括将硅(Si)源注入第 一辅助图案中的过程。可使用 HMDS气体进行硅烷化工艺。硅烷化工艺可在100到140C温度下进行 30秒到1个小时。绝缘层可以由碳层形成。碳层可使用CVD或旋涂法形成。绝缘层 可由具有不同于硅烷化第一辅助图案和第二辅助图案的蚀刻选择性的 材料制成。第二辅助图案可由含硅(Si)的光刻胶膜形成。在单元栅极区域中形成的第二辅助层的蚀刻工艺中，也可移除在选 择晶体管区域及周边区域中的暴露的绝缘层的部分。绝缘层可利用釆用 02等离子体的干蚀刻工艺来移除。在绝缘层的蚀刻工艺期间，第二辅助 图案可保留低于硅烷化第 一辅助图案的高度。在单元栅极区域中所形成的绝缘层的移除过程中，在选择晶体管区 域和周边区域中保留的绝缘层也可被移除。第二蚀刻工艺可使用干蚀刻 工艺来实施。在第三蚀刻工艺过程中，也可蚀刻在蚀刻目标层与半导体 衬底之间形成的隧道绝缘层、用于浮置栅极的第一导电层、介电层、和 用于控制栅极的第二导电层，因而形成栅极。附图说明图1A到ll为说明依照本专利技术第一实施方案的形成半导体器件的微 图案的方法的截面图；和图2A到2J为说明依照本专利技术第二实施方案的形成半导体器件的微 图案的方法的截面图。具体实施方式将参照附图来说明根据本专利技术的具体实施方案。以下说明依照本专利技术的第一实施方案的半导体器件。参照图1A,在半导体衬底100上方形成蚀刻目标层102。蚀刻目标 层102可为需要微图案的任何层(例如，绝缘层、导电层、层间绝缘层 等)。在蚀刻目标层102上形成硬掩模层104。硬掩模层104可具有使用旋涂法形成的碳层104a以及含硅(Si)的底部抗反射涂层(BARC)104b的 堆叠结构，或者非晶碳层104a以及氧氮化硅(SiON)层104b的堆叠结构。在硬掩模层104上形成第一辅助图案106。第一辅助图案106可由 光刻胶膜制成。第一辅助图案i06可具有间距a，其为目标微图案的 间距的两倍。这是因为在后续工艺中第二辅助图案形成在第一辅助图案 106之间。参照图1B,使用硅烷化工艺将硅注入(或加入或扩散)到第一辅助 图案中，以形成硅烷化第一辅助图案106a。硅烷化工艺可使用六曱基二 硅氮烷(HMDS)气体作为硅源，在100到140t:的温度下进行30秒到1 个小时来实施。在此工艺中，HMDS扩散至第一辅助图案106a中。此 时，如果在形成光刻胶图案之后实施硅烷化工艺而不是通过蚀刻硅烷化 光刻胶膜形成图案，则可形成高于现有膝光工艺的分辨率。因此，如果通过对第 一辅助图案实施硅烷化工艺形成硅烷化的第一 辅助图案106a而不是通过曝光及显影工艺使用硅烷化第一辅助层来形 成第一辅助图案，则可获得比分辨率更微细的图案。参照图1C，在硬掩模层104和硅烷化第一辅助图案106a的顶表面 上形成绝缘层108。绝缘层108可使用CVD或旋涂法由碳层制成。因 为碳层的蚀刻选择性(或蚀刻特性)不同于硅烷化第一辅助图案106a的 蚀刻选择性，因此碳层防止硅烷化第一辅助图案106a的损伤，并且也 可在后续蚀刻工艺中被移除。因此，绝缘层108可以由具有不同于第二辅助层和硅烷化第一辅助 图案106a的蚀刻选择性的材料来制成。绝缘层108可具有约为待形成 的微图案间距一半的厚度。绝缘层108形成与硅烷化第一辅助图案106a 的形状共形的形状，并且在其间限定间隔或沟槽107。参照图1D，在绝缘层108上形成第二本文档来自技高网...

【技术保护点】
一种形成半导体器件的微图案的方法，所述方法包括：在衬底上方形成蚀刻目标层，在所述蚀刻目标层上方形成硬掩模层，和在所述蚀刻目标层上方形成第一辅助图案，所述第一辅助图案限定多个彼此互相间隔开的结构；将硅注入所述第一辅助图案以形成硅烷化第一辅助图案；在所述硬掩模层和所述硅烷化第一辅助图案上方形成绝缘层，所述绝缘层限定两个相邻的硅烷化第一辅助图案之间的间隔；在所述两个硅烷化第一辅助图案之间所限定的间隔处的所述绝缘层上方形成第二辅助图案；蚀刻所述绝缘层以移除在所述硅烷化第一辅助图案与所述第二辅助图案之间设置的绝缘层部分，同时不移除在所述第二辅助图案下方设置的绝缘层部分；利用所述硅烷化第一辅助图案和所述第二辅助图案作为蚀刻掩模，蚀刻所述硬掩模层以限定硬掩模图案；和利用所述硬掩模图案蚀刻所述蚀刻目标层，以获得目标微图案。

【技术特征摘要】
KR 2007-4-20 10-2007-00387481.一种形成半导体器件的微图案的方法，所述方法包括在衬底上方形成蚀刻目标层，在所述蚀刻目标层上方形成硬掩模层，和在所述蚀刻目标层上方形成第一辅助图案，所述第一辅助图案限定多个彼此互相间隔开的结构；将硅注入所述第一辅助图案以形成硅烷化第一辅助图案；在所述硬掩模层和所述硅烷化第一辅助图案上方形成绝缘层，所述绝缘层限定两个相邻的硅烷化第一辅助图案之间的间隔；在所述两个硅烷化第一辅助图案之间所限定的间隔处的所述绝缘层上方形成第二辅助图案；蚀刻所述绝缘层以移除在所述硅烷化第一辅助图案与所述第二辅助图案之间设置的绝缘层部分，同时不移除在所述第二辅助图案下方设置的绝缘层部分；利用所述硅烷化第一辅助图案和所述第二辅助图案作为蚀刻掩模，蚀刻所述硬掩模层以限定硬掩模图案；和利用所述硬掩模图案蚀刻所述蚀刻目标层，以获得目标微图案。2. 如权利要求l所述的方法，其中所述蚀刻目标层为绝缘层、导电层或层 间绝缘层。3. 如权利要求l所述的方法，其中所述硬掩模层包括碳层和含硅(Si)的底 部抗反射涂层(BARC)。4. 如权利要求3所述的方法，其中利用旋涂法形成所述碳层。5. 如权利要求1所述的方法，其中所述硬掩模层包括非晶碳层和SiON层。6. 如权利要求l所述的方法，其中所述第一辅助图案具有间距，所述间距 为所述目标微图案间距的两倍。7. 如权利要求1所述的方法，其中所ii^烷化工艺包括将硅注入所述第一 辅助图案中的过程。8. 如权利要求l所述的方法，其中利用六曱基二硅氮烷(HMDS)气体来实 施所述硅烷化工艺，其中通过使所述HMDS扩散到所述第 一辅助图案中将所述硅注入所述第 一辅助图案中。9. 如权利要求l所述的方法，其中所述硅烷化工艺在100到140X:的温度 下进行30秒到l个小时。10. 如权利要求1所述的方法，其中所述绝缘层由碳层形成。11. 如权利要求10所述的方法，其中利用化学气相沉积(CVD)或旋涂法形 成所述碳层。12. 如权利要求1所述的方法，其中所述绝缘层由具有不同于所述硅烷化第 一辅助图案和所述第二辅助图案的蚀刻选择性的材料制成。13. 如权利要求1所述的方法，其中所述第二辅助图案由含硅(Si)的光刻胶 膜形成。14. 如权利要求1所述的方法，其中利用釆用02等离子体的干蚀刻工艺移 除所述绝缘层。15. 如权利要求1所述的方法，其中在所述绝缘层的蚀刻工艺期间，所述第 二辅助图案形成的高度低于所述硅烷化第一辅助图案的高度。16. 如权利要求1所述的方法，其中在所述绝缘层上方形成所述第二辅助图 案包括在所述绝缘层上方形成辅助层并填充所述两个硅烷化第一辅助图案 之间限定的所述间隔；和蚀刻所述辅助层直到暴露出所述绝缘层的顶表面。17. —种形成半导体器件的孩i图案的方法，所述方法包括在限定有单元栅极区域、选择晶体管区域和周边区域的衬底上方形成 蚀刻目标层，在所述蚀刻目标层上方形成硬掩模层，在所述硬掩模层上方 形成笫一辅助结构；通过在所述第一辅助结构上实施硅烷化工艺，形成硅烷化第一辅助结构；在包括所述硅烷化第一辅助结...

【专利技术属性】
技术研发人员：郑宇荣，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]