本发明专利技术的一个实施例提供一种用于获得在沟槽分割衬底上制造的各个多层结构的高质量边界的工艺。在操作期间，该工艺获取沟槽分割衬底，其中将该衬底的表面分成由沟槽阵列分隔的隔离淀积台的阵列。然后，该工艺在淀积台中的一个上形成多层结构，该多层结构包括第一掺杂层、有源层和第二掺杂层。接着，该工艺去除多层结构的侧壁。
【技术实现步骤摘要】
本专利技术涉及一种用于半导体器件制造的技术。更具体而言，本专利技术涉及一种通过对在分割衬底(partitioned substrate)的隔离 台面上形成的半导体器件的侧壁进行刻蚀来提高器件质量的方法。
技术介绍
期望固态发光器件引领下 一 代的照明技术。高亮度发光二极管 (HB-LED)的应用范围逐渐增加，从用于显示器件的光源到用于常 规照明来代替电灯泡。同时，固态激光器继续发光而作为许多关键
发展的驱动力，从光数据存储，到光通信网络，再到医疗 应用。近年来，逐渐出现了对短波长发光器件的需求，诸如蓝光和UV LED以及二极管激光器。这些短波长发光器件通常是基于宽带隙半导 体材料，诸如基于氮化物的InxGayAl—N (0^1， OSySl )和基于氧 化锌的ZnJgyCd!tyO ( OsxSl, O^y^l )材料，它们在全世界范围内进 行着广泛的研究。具体而言，近来对基于氮化物的LED和激光器的 成功研发不仅将发光光i普扩展到绿色、蓝色和紫外区域，而且可以 实现高发光效率、低功耗和长的操作寿命。然而，在商业上无法大量获得基于GaN的单晶衬底。因而，通常 使用诸如硅(Si )、蓝宝石(A 1 203 )、砷化镓(GaAs )和碳化硅(SiC) 之类的其它衬底材料作为用于基于GaN的半导体器件的外延生长的 支撑衬底。在衬底和半导体器件之间的异质性引起不可避免的晶格 常数和热膨胀系数的失配。结果，这些基于氮化物的半导体器件的 质量，诸如发光效率和可靠性，会显著地受到这些失配的影响。具 体而言，上述的失配可以在外延层中引起高密度的位错和较大的面内应力，这又会导致器件质量恶化且很可能引起多层结构的裂化。已经开发了一些技术来有效地减小由于晶格常数失配而引起的 位错密度，例如，通过在异质的衬底和外延半导体层之间使用緩沖层，或通过使用侧向外延生长(EL0G)技术。然而，这些技术在消 除由上述失配所引起的应力方面仍存有缺陷，且外延半导体层中的 裂化在制造过程中依然是 一 个严重的问题。最近提出的一种技术通过将大晶片分割成各个独立的台 (platform)而可以有效地减少面内应力。应注意的是，将晶片分 割指的是在不破坏晶片的情况下，在晶片表面上进行构图并形成 交叉沟槽的工艺。典型地，在平坦的衬底表面上进行构图并形成深 沟槽(例如，通过刻蚀衬底)，这样将衬底表面划分成由沟槽围绕 的隔离的岛。接着，在分割衬底上制造半导体多层结构，并在 隔离的单个单元的台上形成各个器件。因为应力与表面区域成比例， 所以可显著地减少并限制每个隔离器件中的应力。在这些各个淀积台上生长半导体多层结构也产生了问题。每个台 对应于用于膜生长的相对受限的区域，且每个台的边界会对边界附 近的多层结构具有不利影响。因此，需要一种方法和装置以获得在隔离台上制造的多层半导体 器件的高质量边界，而不引起上述的问题。
技术实现思路
本专利技术的 一 个实施例提供 一 种用于获得在沟槽分割衬底上制造 的各个多层结构的高质量边界的工艺。在操作期间，该工艺获得沟 槽分割衬底，其中该衬底的表面被分成由沟槽阵列分隔的隔离淀积 台的阵列。然后，该工艺在淀积台中的一个上形成多层结构，该层结构包括第一掺杂层、有源层和第二掺杂层。然后，该工艺去除多 层结构的侧壁。在此实施例的一个变型中，该工艺通过使用干法刻蚀工艺、湿法 刻蚀工艺或干法刻蚀和湿法刻蚀工艺的组合来刻蚀侧壁，以去除多层结构的侧壁。在此实施例的又一变型中，在刻蚀侧壁之前，该工艺利用掩膜层 来保护多层结构的非边界表面，由此只将多层结构的边界区域暴露 给随后的刻蚀工艺。在又一变型中，所暴露的边界宽度在2j^ti至50pm之间。 在又一变型中，如果使用干法刻蚀工艺，该工艺控制干法刻蚀工艺以至少刻蚀穿(etch through)多层结构的有源层，其中干法刻蚀工艺垂直于多层结构而进行。在又一变型中，干法刻蚀工艺为感应耦合等离子体(ICP)刻蚀。 在又一变型中，湿法刻蚀工艺使用基于H3P04的刻蚀剂。 在又一变型中，基于H3P0,;的刻蚀剂被加热到高于IO(TC的溫度。 在又 一 变型中，该工艺通过以下步骤从多层结构的下侧执行刻蚀工艺(1)将支撑结构键合到多层结构的顶侧；(2)去除沟槽分割衬底以暴露多层结构的下侧，其中多层结构被附连到支撑结构； (3)对多层结构的下侧进行构图，以暴露多层结构的不合需要的边界区域；以及(4)去除与不合需要的边界区域对应的多层结构的侧壁。附图说明图1A图示了根据本专利技术一个实施例的用于在衬底表面上制造多 层结构期间的应力释放的技术；图1B图示了根据本专利技术一个实施例的沿着图1A的水平线AA'的沟槽分割衬底的横截面视图1C图示了在形成隔离的多层结构后图1B的横截面视图2图示了根据本专利技术一个实施例的与多层结构对应的示例性 的基于GaN的LED结构；图3A图示了根据本专利技术一个实施例的对每个多层结构上的刻蚀 掩膜层进行构图的步骤；图3B图示了根据本专利技术一个实施例的在去除多层结构的低质量边界后所得到的多层结构；图3C图示了根据本专利技术一个实施例的在掩膜层剥离后的最终多 层结构；以及图4图示了根据本专利技术一个实施例的从多层结构的下侧去除边 界的示例性逐步工艺。具体实施例方式给出以下的描述，以使得本领域技术人员能够制造和使用本发 明，且这些描述是在具体应用及其需求的背景下提供的。公开实施 例的各种修改对本领域技术人员而言是显而易见的，且在不离开本 专利技术的范围的情况下，这里限定的 一 般原理可以应用到其它实施例 和应用。因而，本专利技术不限于所示出的实施例，而是与权利要求的 最宽范围一致。为了应力释放而将衬底分割当使用诸如硅(Si)晶片之类的常规半导体晶片作为衬底来制 造诸如GaN蓝光LED之类的异质多层半导体结构时，在衬底表面和 多层结构之间的晶格常数和热膨胀系数的失配引起多层结构中的应 力。典型地，这种应力随着多层结构的厚度和表面区域而增加。应 力的累积最后会导致多层结构的裂化，这使得难以制造出高质量的 半导体器件。图1A图示了根据本专利技术一个实施例的用于在衬底表面上制造多 层结构期间的应力释放的技术。如图1A所示，对诸如Si衬底的衬底表面的部分区域100进行 构图(例如，使用光刻技术)，并利用交叉沟槽结构102来分割。 形成沟槽结构102可以涉及用于在衬底表面上制造沟槽的任意已知 的或以后开发的技术。这些技术可以包括但不限于干法刻蚀技术、 湿法刻蚀技术和机械刮擦(scraping)技术。沟槽结构102将部分衬底100划分成隔离的方形台104的阵列，其中每个方形台只是原始表面区域的一小部分。典型地，每个方形台的大小通过诸如LED或二极管激光器之类的单个半导体器件的占 用面积来确定。在本专利技术的一个实施例中，每个台具有约100fim到 3000罔的尺度。应注意的是，除了形成方形台之外，可以通过改变沟槽结构102 的图案来形成可选的台形状。这些可选的形状中的 一些可以包括但 不限于三角形，矩形，平行四边形，六边形，圆形或其它不规则 形状。图1B图示了根据本专利技术一个实施例的沿着图1A中的水平线AA， 的沟槽分割衬底的横截面视图。如图1B所示，交叉沟槽102的侧壁 有效地形成了如台面108、部分台面110和112的隔离台面结构的本文档来自技高网...
【技术保护点】
一种用于获得在沟槽分割衬底上制造的各个多层结构的高质量边界的方法，包括：获得沟槽分割衬底，其中将所述衬底的表面分成由沟槽阵列分隔的多个隔离淀积台的阵列；在所述淀积台中的一个上形成多层结构，所述多层结构包括第一掺杂层、有源层和 第二掺杂层；以及去除所述多层结构的侧壁。
【技术特征摘要】
1.一种用于获得在沟槽分割衬底上制造的各个多层结构的高质量边界的方法，包括获得沟槽分割衬底，其中将所述衬底的表面分成由沟槽阵列分隔的多个隔离淀积台的阵列；在所述淀积台中的一个上形成多层结构，所述多层结构包括第一掺杂层、有源层和第二掺杂层；以及去除所述多层结构的侧壁。2. 根据权利要求l的方法，其中去除所述多层结构的侧壁包括 使用以下工艺中的一种来刻蚀所述侧壁干法刻蚀工艺；湿法刻蚀工艺；以及干法刻蚀和湿法刻蚀组合的工艺。3. 根据权利要求2的方法，其中在刻蚀所述侧壁之前，所述方 法还包括利用掩膜层来保护所述多层结构的非边界表面，由此只 将所述多层结构的所述边界区域暴露给随后的刻蚀工艺。4. 根据权利要求3的方法，其中暴露的边界宽度在2,至50|iirn之间。5. 根据权利要求2的方法，其中如果使用千法刻蚀工艺，则所 述方法还包括控制所述干法刻蚀工艺以至少刻蚀穿所述多层结构的 所述有源层，其中所述干法刻蚀工艺垂直于所述多层结构而进行。6. 根据权利要求2的方法，其中所述干法刻蚀工艺是感应耦合 等离子体(ICP)刻蚀。7. 根据权利要求2的方法，其中所述湿法刻蚀工艺包括使用基 于H3P04的刻蚀剂。8. 根据权利要求7的方法，其中所述方法包括将所述基于H3P04 的刻蚀剂加热到高于IO(TC的温度。9. 根据权利要求2的方法，其中从所述多层结构的下侧执行所述刻蚀工艺，且其中所述方法进一步包括将支撑结构键合到所述多层结构的顶侧；去除所述沟槽分割衬底以暴露所述多层结构的下侧，其中所述多 层结构附连到所述支撑结构；对所述多层结构的下侧进行构图，以暴露所述多层结构的不合需 要的边界区域；以及去除与所述不合需要的边界区域对应的所述多层结构的侧壁。10. 根据权利要求9的方法，其中去除所述多层结构的所述侧壁 包括使用基于H3P04的刻蚀剂来湿法刻蚀所述侧壁。11. 如权利要求10的方法，其中所述方法包括将所述基于H3P04 的刻蚀剂加热到高于IO(TC的温度。12. —种半导体器件，通过用于生产在沟槽分割衬底上制造的各 个多层结构的高质量边界的工艺而获得，所述工艺包括获得沟槽分割衬底，其中所述衬底的表面被分成由沟槽阵列分隔 的多个隔离淀积台的阵列；在所述淀积台中的一个上形成多层结构，所述多层结构包括第一 掺杂层、有源层和第二掺...
【专利技术属性】
技术研发人员：王立，江风益，
申请(专利权)人：晶能光电江西有限公司，
类型：发明
国别省市：36[中国|江西]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。