层叠型半导体器件以及安装体制造技术

在层叠型半导体器件中，在向安装基板（５）进行安装中所采用的格子状配置的焊锡球（２ａ）之中，通过将受到弯曲影响最大的四角的焊锡球（２ｃ）设定为层叠型半导体器件单体的检查专用端子，则在安装时，即使由于层叠型半导体器件的弯曲而对这些端子产生连接不良，但因为这些端子对安装体中的工作不起作用，所以即使在层叠型半导体器件中具有弯曲，也能够降低安装体上不良情况的发生。

【技术实现步骤摘要】

本专利技术涉及一种层叠多个半导体器件而得到的层叠型半导体器件以及安 装了层叠型半导体器件的安装体。
技术介绍
伴随着手机以及数码相机等各种电子装置的小型化、高功能化的要求，提 出 一种层叠多个电子元器件特别是半导体器件、再将它们形成一体化并且多层 化后的层叠型半导体器件。过去的层叠型半导体器件是在形成BGA(球栅阵列)后的最下层半导体器件 的布线基板上，通过焊锡球等层间构件将上层半导体器件层叠多层后得到的。 下层半导体器件的所安装的半导体芯片通过凸点进行倒装芯片式接合，上层半 导体器件在形成规定的布线电路后的布线基板上安装半导体芯片，并且在进行 细线接合的情况下进行树脂铸模成型。下面，釆用图3A、图3B以及图4来说明过去的层叠型半导体器件的结构以 及层叠型半导体器件的安装状态。图3A是表示过去的层叠型半导体器件的结构的剖面图，图3B是表示过去的 层叠型半导体器件的结构的成为安装面的背面图。图4是表示在安装基板上安 装层叠型半导体器件后的状态图。如图3A、图3B所示，第2半导体器件2在第2半导体基板lb的表面上安装第2 半导体芯片3b，利用细线接合来电连接第2半导体芯片3b与第2半导体基板lb， 并利用封装树脂4对第2半导体芯片3b进行树脂封装。而且，在第2半导体基板 lb的背面具有通过细线接合以及第2半导体基板lb的内部布线而与第2半导体 芯片3b电连接的焊锡球2b。第l半导体器件l在第l布线基板la的表面上安装第l 半导体芯片3a，并且在第l布线基板la的背面设置成为外部端子的焊锡球2a。于 是，通过在第l半导体基板表面上连接焊锡球2b，以在第l半导体器件上层叠第 2半导体器件，从而构成层叠型半导体器件。焊锡球2a通过第l布线基板la的内部布线与第l半导体芯片3a或者焊锡球2b电连接。在这样的层叠型半导体器件 中，当层叠半导体器件时，存在着由于因回流而导致各结构材料的线膨胀系数 之差、而在层叠型半导体器件上产生弯曲的情况。
技术实现思路
近些年，开发出研磨半导体芯片使其变薄的技术、以及在布线基板上以高 合格率安装该薄的半导体芯片以作为半导体器件的技术，也能够层叠多层薄的 半导体器件以作为层叠型半导体器件。这时，半导体芯片、安装半导体芯片的 半导体器件、层叠半导体器件的布线基板的弯曲就成为问题。虽然层叠型半导 体器件是通过焊锡球安装在安装基板上，但是为了降低层叠型半导体器件的安 装高度，必须减薄层叠的半导体器件，或者减小焊锡球的直径。然而，当由于层叠型半导体器件的弯曲等而使从安装基板面到层叠型半导 体器件的高度存在着误差时，如图4所示，如果减小焊锡球2a的直径，则由于不 能确保足够的焊锡量，所以在由于弯曲而使从安装基板5的表面到层叠型半导 体器件的高度变高的部位上接合时的焊锡变细，当焊锡球2a的与安装基板的接 合强度不够时，也会出现焊锡球2a自己断开的情况。因此，安装时必须考虑到 层叠型半导体器件的弯曲，存在明显取决于使用元器件的用户一侧的安装技术 的倾向。另一方面，层叠型半导体器件存在着一个问题是即使作为层叠型半导体器件单体是电特性良好的单体，但由于安装时的连接不良，而也会使安装体变 为不合格产品。本专利技术的目的在于，即使在层叠型半导体器件上具有弯曲，也能够减少安 装体上成为不合格的情况。为了达到上述目的，本专利技术的层叠型半导体器件，其特征在于，层叠多个 半导体器件而构成，在成为最下层的上述半导体器件的布线基板的与半导体芯 片安装面相对的背面，格子状地设置多个成为外部端子的焊锡球，形成在格子状的角落部分上的4个上述焊锡球之中至少1个上述焊锡球是具有与上述层叠 型半导体器件的工作独立的功能的端子。另外，其特征在于，具有与上述层叠型半导体器件的工作独立的功能的端 子是成为上述最下层的半导体器件的单体检查专用端子。而且，其特征在于，本专利技术的安装体是通过上述焊锡球将上述层叠型半导体器件安装在安装基板上而构成。另外，本专利技术的层叠型半导体器件，其特征在于，将第2半导体器件层叠 在第l半导体器件上而构成，上述第2半导体器件具有第2布线基板、安装在上述第2布线基板的主面上的第2半导体芯片、以及设置在上述第2布线基板的 与主面相对的背面上且与上述第2半导体芯片电连接的多个第2焊锡球，上述第l半导体器件具有通过上述第2焊锡球与上述第2半导体器件电连接的第1布线基板、安装在上述第1布线基板的与上述第2半导体器件的连接面的主面上的第 l半导体芯片、以及格子状地设置在上述第l布线基板的与主面相对的背面上的 成为外部端子的多个第l焊锡球，形成在格子状的角落部分上的4个上述第1焊 锡球之中的至少l个上述第l焊锡球是具有与上述层叠型半导体器件的工作独 立的功能的端子。另外，其特征在于，具有与上述层叠型半导体器件的工作独立的功能的端 子是上述第l半导体器件的单体检査专用端子。而且，其特征在于，本专利技术的安装体是通过上述第l焊锡球将上述层叠型 、I《导体器件安装在安装基板上而构成。附图说明图1A是表示第1半导体器件以及第2半导体器件单体中的结构的剖面图。图1B是表示第1实施例中的层叠型半导体器件的结构的剖面图。图1C是第1半导体器件的背面图。图2是表示第2实施例中的安装体的结构图。图3A是表示过去的层叠型半导体器件的结构的剖面图。图3B是表示过去的层叠型半导体器件的结构的成为安装面的背面图。图4是表示将层叠型半导体器件安装在安装基板上以后的状态图。具体实施例方式(第l实施例)参照图l来说明与本专利技术的第l实施例相关的层叠型半导体器件。 图1A是表示第1半导体器件以及第2半导体器件单体中的结构的剖面图，图 1B是表示第1实施例中的层叠型半导体器件的结构的剖面图，是表示在第l半导 体器件上层叠第2半导体器件以后的层叠型半导体器件的结构的剖面图。图1C是第l半导体器件的背面图，是表示成为层叠型半导体器件的外部端子的焊锡 球的配置图。图1A、图1B、图1C所示的本实施例的层叠型半导体器件是在第1半导体器 件1上层叠第2半导体器件2。成为下层的第l半导体器件l在第l布线基板la的主 面上设置底层树脂，以对第l半导体芯片3a进行倒装芯片安装，在第l布线基板 la的与主面相对的背面上格子状地配置成为外部电极的焊锡球2b。成为上层的 第2半导体器件2的结构是，第2布线基板lb与第2半导体芯片3b利用将第2布线 基板lb的主面朝上安装的细线接合方式、或者利用将第2布线基板lb的主面朝 下而通过层间构件进行连接的倒装芯片接合方式形成电连接，并且主要利用封 装树脂4来保护第2半导体芯片3b形成的主面。由第l半导体芯片3a组成的第l半 导体器件l与由第2半导体芯片3b组成的第2半导体器件2是预先用各自的工序 所制造出的，在安装到产品的基板上之前，利用焊锡球2b将双方的半导体器件 电极之间减小电连接，从而形成层叠型半导体器件。在第l布线基板la的与主面对向的背面上，格子状地配置起到作为外部电 极功能的焊锡球2a，然后当产生弯曲时，将形成在影响最大的角落部分上的4 个焊锡球中的至少l个作为在安装层叠型半导体器件的安装体的状态下不会对 工作起作用的功能上独立的端子，设为焊锡球2c。例如，能够将焊锡球2c设定 为仅在层叠第l半导体器件l之前、以单体进行检查时所使用的本文档来自技高网...

【技术保护点】
一种层叠型半导体器件，其特征在于，　　　　层叠多个半导体器件而构成，　　　　在成为最下层的所述半导体器件的布线基板的与半导体芯片安装面相对的背面上，格子状地设置多个成为外部端子的焊锡球，形成在格子状的角落部分上的４个所述焊锡球之中的至少１个所述焊锡球是具有与所述层叠半导体器件的工作独立的功能的端子。

【技术特征摘要】
JP 2007-4-27 2007-1178161.一种层叠型半导体器件，其特征在于，层叠多个半导体器件而构成，在成为最下层的所述半导体器件的布线基板的与半导体芯片安装面相对的背面上，格子状地设置多个成为外部端子的焊锡球，形成在格子状的角落部分上的4个所述焊锡球之中的至少1个所述焊锡球是具有与所述层叠半导体器件的工作独立的功能的端子。2. 如权利要求l中所述的层叠型半导体器件，其特征在于， 具有与所述层叠型半导体器件的工作独立的功能的端子是成为所述最下层的半导体器件的单体检查专用端子。3. —种层叠型半导体器件，其特征在于， 在第1半导体器件上层叠第2半导体器件而构成， 所述第2半导体器件具有第2布线基板；安装在所述第2布线基板的主面上的第2半导体芯片；以及设置在所述第2布线基板的与主面相对的背面上且与所述第2半导体芯片电连 接的多个第2焊锡球，所述第l半导体器件具有通过所述第2焊锡球与所述第2半导体器件电连接的第1布...

【专利技术属性】
技术研发人员：佐藤元昭，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]