位线接触的形成方法技术

一种位线接触的形成方法，包括如下步骤：提供半导体衬底，所述半导体衬底中形成有位线注入区；在半导体衬底上形成介质层以及在介质层中形成开口；在半导体衬底形成栓塞注入区；在介质层上及开口的侧壁和底部形成金属钛层以及氮化钛层；将栓塞注入区和金属钛层同时进行退火；形成位线接触。本发明专利技术通过将形成的栓塞注入区的退火与形成硅化钛层的退火同时进行，由于可以采用较低温度退火，形成的硅化钛层厚度均匀，不会造成漏电流的增大。同时由于没有采用现有技术的高温化学气相沉积工艺形成硅化钛层，减少了半导体器件的热预算，防止了由于高温化学气相沉积工艺对半导体器件性能的影响。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及。技术背景半导体存储器是用于存储资料或者数据的半导体器件。在数据资料的存储上以位(Bit)来表示内存的容量。每个用以存储资料的单元称为存储单元 (Cell)。而存储单元在内存内以数组的方式排列，每一个行与列的组合代表 一个特定的存储单元地址。其中，列于同一行或者同一列的多个存储单元是 以共同的导线加以串联。其中，将相同一行(或者相同一列)的存储单元串 联的导线称为字线，而与数据的传输有关的导线称为位线。现有技术公开了 一种形成位线接触的方法，通过沉积一层半球型多晶硅 薄膜于位线接触的形成过程中以减小位线接触的电阻，然后，在多晶硅薄膜 上形成由钛和氮化钛构成的扩散阻障层以及沉积一层金属鴒并形成鴒拴塞， 所述钛用于增加结合力，所述氮化钛用于在鴒拴塞形成过程中起到保护器件 的作用。但是现有技术未公开形成位线接触的金属化工艺。在申请号为200310121355的中国专利申请中还可以发现更多与上述技术 方案相关的信息。在现有技术中，另一种位线接触形成方法通过以下工艺形成参照附图 1A,提供半导体衬底100,所述半导体衬底100上形成有位线注入区101;在 半导体衬底100上形成介质层102;然后在介质层102中形成开口 103,所述 开口 103暴露出位线注入区；向开口中进行栓塞注入，形成栓塞注入区104; 然后对半导体衬底IOO进行退火，以使栓塞注入区104内注入的离子扩散均 匀。参照附图1B,采用化学气相沉积装置，在介质层102上及开口的側壁和底部形成金属钛层105以及氮化钛层106,最后在氮化钛层106上形成金属钨 以填充接触孔形成位线接触(未示出)。现有技术中，在沉积金属钛层105以及氮化钛层106工艺中，由于温度 较高，最高可达800。C以上，因此形成的金属钛层105与半导体衬底100的硅 反应形成硅化钛层107。由于化学气相沉积时候的温度太高，导致形成的硅化 钛层107厚度不均匀，在与栓塞注入区104接触处，容易形成锯齿状，此锯 齿状的厚度最厚达700A,最薄达IOOA。硅化钛层107如此大的厚度差，会 导致接触孔的漏电流增大，这主要由于这些锯齿状的存在，会使接触电阻增 大，导致上层的电流无法顺畅地沿着位线注入区流向存储单元的源极或者漏 极。同时化学气相沉积工艺中的较高温度会影响半导体器件的性能，会增加 半导体器件的热预算。
技术实现思路
本专利技术解决的问题是现有形成位线接触工艺中，由于形成的硅化钛层厚 度不均勻，容易导致接触孔的漏电流增大；同时由于现有技术的形成硅化钛 层工艺中形成温度过高，影响半导体器件的热预算。为解决上述问题，本专利技术提供一种，包括如下步骤 提供半导体衬底，所述半导体衬底中形成有位线注入区；在半导体衬底上形 成介质层以及在介质层中形成开口，所述开口暴露出位线注入区；向开口中 进行栓塞注入，在半导体衬底中形成栓塞注入区；在介质层上及开口的侧壁 和底部形成金属钛层以及氮化钛层；将栓塞注入区和金属钛层同时进行退火； 在开口内填充金属钨，去除开口以外的金属钨层、氮化钛层以及金属钛层， 形成位线接触。所述退火温度范围为60(TC至900。C。所述退火在氮气气氛下进行。所述栓塞注入区与位线注入区的导电类型相同。所述金属钛层通过物理气相沉积工艺形成，形成金属钛层的厚度范围为60至400A。所述氮化钛层通过物理气相沉积工艺形成，形成金属钛层的厚度范围为 35至150 A。所述金属鴒通过物理气相沉积工艺形成。与现有技术相比，上述方案具有以下优点通过将栓塞注入区的退火与 对金属钛层的退火同时进行，减少了半导体器件的热预算。上述方案由于没有采用现有技术的高温化学气相沉积工艺形成硅化钛 层，可以采用较低温度退火，进一步减少了半导体器件的热预算，同时形成 的硅化钛层厚度均匀，不会造成漏电流的增大，防止了由于高温化学气相沉 积工艺对半导体器件性能的影响。附图说明图1A至1B是现有技术形成位线接触的结构示意图； 图2A至2H是本专利技术的一个实施例的形成位线接触的结构示意图； 图3是本专利技术的形成位线接触流程。 具体实施例方式本专利技术通过将形成的栓塞注入区的退火与形成硅化钛层的退火同时进 行，减少了半导体器件的热预算。同时由于没有采用现有技术的高温化学气 相沉积工艺形成硅化钛层，可以采用较低温度退火，形成的硅化钛层厚度均 匀，不会造成漏电流的增大，进一步减少了半导体器件的热预算，防止了由 于高温化学气相沉积工艺对半导体器件性能的影响。本专利技术提供一种，包括如下步骤提供半导体衬底，所述半导体衬底中形成有位线注入区；在半导体衬底上形成介质层以及在介 质层中形成开口，所述开口暴露出位线注入区；向开口中进行栓塞注入，在 半导体衬底中形成栓塞注入区；在介质层上及开口的侧壁和底部形成金属钛 层以及氮化钛层；将栓塞注入区和金属钛层同时进行退火；在开口内填充金 属钨，去除开口以外的金属钨层、氮化钛层以及金属钛层，形成位线接触。下面参照附图2A至2H对本专利技术的加以详细说明。首先，参照附图2A,提供半导体衬底100,所述半导体衬底100上形成 有位线注入区101。本实施例中位线注入区的导电类型为N型，在此不应过 多限制本专利技术的保护范围。在半导体衬底100上形成介质层102，所述介质层 102可以为氧化硅、氮化硅、氮氧化硅中一种或者它们的组合构成，所述介质 层102还可以为掺碳氧化硅等低介电常数材料。参照附图2B,在介质层102中形成开口 103,所述开口 103暴露出位线 注入区101。形成所述开口工艺为本4支术领域人员公知4支术。参照附图2C,向开口 103中进行栓塞注入，形成栓塞注入区104。所述 栓塞注入区104深度大于位线注入区101的深度。形成所述栓塞注入区104 的目的为降低后续形成的接触材料与位线注入区之间的接触电阻。所述栓塞 注入区104与位线注入区101的导电类型相同，即均为N型，则栓塞注入的 离子为P离子或者As离子。形成栓塞注入区104的具体工艺为向开口中注 入P离子，注入的能量范围为15至35KeV，注入的剂量范围为1.3E10至 5.0E+15cm—2。由于栓塞注入区104的导电类型与半导体衬底100的导电类型 相反，与半导体衬底IOO之间形成PN结，防止后续形成的接触材料与半导体 衬底100之间形成纵向漏电流。参照附图2D，在介质层102上及开口 103的側壁和底部形成金属钛层 105,形成金属钛层105可以采用本
人员熟知的任何工艺形成。作为本专利技术的一个优化实施方式，采用物理气相沉积装置形成金属钛层105,最终形成金属钛层105的厚度范围为60至400A。参照附图2E,在金属钛层105上形成氮化钛层106，形成所述氮化钛层 106比较优化的实施方式为采用化学气相沉积装置，形成氮化钛层106的厚度 范围为35至150 A。参照附图2F,对栓塞注入区104和金属钛层105同时进行退火，以使栓 塞注入区104扩散均匀以及使金属钛层105与半导体衬底IOO发生固相反应 形成硅化钛层107。所述退火温度范围为600至90(TC。所述退火在氮气气氛 下进行。作为本实施例的一个实施方式，所述退火温度为70(TC,退火在氮气下进行。作为本实施例的另一个实施方式，所述退本文档来自技高网...

【技术保护点】
一种位线接触的形成方法，其特征在于，包括如下步骤：提供半导体衬底，所述半导体衬底中形成有位线注入区；在半导体衬底上形成介质层以及在介质层中形成开口，所述开口暴露出位线注入区；向开口中进行栓塞注入，在半导体衬底中形成栓塞注入区；在介质层上及开口的侧壁和底部形成金属钛层以及氮化钛层；将栓塞注入区和金属钛层同时进行退火；在开口内填充金属钨，去除开口以外的金属钨层、氮化钛层以及金属钛层，形成位线接触。

【技术特征摘要】
1. 一种位线接触的形成方法，其特征在于，包括如下步骤提供半导体衬底，所述半导体衬底中形成有位线注入区； 在半导体衬底上形成介质层以及在介质层中形成开口 ，所述开口暴露出位线注入区；向开口中进行栓塞注入，在半导体衬底中形成栓塞注入区； 在介质层上及开口的侧壁和底部形成金属钛层以及氮化钛层； 将栓塞注入区和金属钛层同时进行退火；在开口内填充金属鴒，去除开口以外的金属鴒层、氮化钛层以及金属钛层， 形成位线接触。2. 根据权利要求1所述位线接触的形成方法，其特征在于，所述退火温度范 围为600至卯0。C。3. 根据权利要求2所述位线接触的形成方法，其特征在于，所述退火在氮气 气氛下进行...

【专利技术属性】
技术研发人员：杨中辉，陈文丽，蔡信裕，孙智江，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]