芯片堆栈封装结构及其制造方法技术

本发明专利技术提供一种芯片堆栈封装结构及其制造方法，该封装结构包括：基材、第一芯片、线路基板以及第二芯片。其中该基材具有第一表面与相对的第二表面，且第一芯片位于基材的第一表面，第一芯片具有第一主动面与相对的第一晶背，并与基材以倒装焊封装接合方式电性连接。形成于第一晶背上的线路基板，包括配置于第一晶背上的介电层，以及形成于介电层上的图案化线路层，并通过打线使图案化线路层与基材电性连结。第二芯片位于图案化线路层上，具有第二主动面以及配置于第二主动面上的至少一个第二焊垫，其中焊垫与图案化线路层电性连接，再经由打线与基材电性连接。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装结构，且尤其涉及一种堆栈封装结构及其制造 方法。
技术介绍
随着电子产品功能与应用的需求的急遽增加，封装技术也朝着高密度微 小化、单芯片封装到多芯片封装、二维尺度到三维尺度的方向发展。其中系统化封装技术(System In Package)—种可整合不同电路功能芯片的较佳方法， 利用表面粘着(Surface Mount Technology; SMT)工艺将不同的芯片堆栈整合 于同一基板上，借以有效縮减封装面积。具有体积小、高频、高速、生产周期 短与低成本的优点。请参照图4，图4为根据一现有的芯片堆栈封装结构400所绘示的结构剖 面图。芯片堆栈封装结构400包括基板410、第一芯片420、第二芯片430以 及多条打线440和450。其中第一芯片420固设于基材410之上，并通过打线 440与基材410电性连接。第二芯片430堆栈于第一芯片420之上，且通过打 线450与基板410电性连接。然而，由于迭设于上层的芯片，例如第二芯片430，必须迁就下层芯片(第 一芯片420)的打线(打线440)配置，因此上层芯片(第二芯片430)尺寸必须小 于下层芯片。因此也限制了芯片堆栈的数量与弹性。又因为上层芯片的尺寸较 小，必须延长打450的配线长度并扩大其线弧，方能使其与基材410电性连接。 当后续进行压模工艺时，该些被延长的打线容易受到冲移，而出现短路的现象， 影响工艺良率。请参照图5，图5为根据另一种芯片堆栈封装结构500所绘示的结构剖面 图。芯片堆栈封装结构500包括基板510、第一芯片520、第二芯片530、多 条打线540和550以及位于第一芯片520和第二芯片530的间的虚拟芯片560。 其中第一芯片520迭设于基板510上，并通过打线540使第一焊垫570与基材510电性连接;虚拟芯片560迭设于第一芯片520之上;第二芯片则迭设于虚拟 芯片560之上，并通过打线550使第二焊垫580与基材510电性连接。通过尺 寸小于第一芯片520的虚拟芯片560的设置，不仅可在第一芯片520和第二芯 片530之间，提供足够的布线空间与线弧高度，以容纳打线540，而且不会限 制上层芯片(第二芯片530)的堆栈尺寸。因此第二芯片530的尺寸实质等于第 一芯片520的尺寸。然而虚拟芯片的设置，不仅会增加芯片堆栈的厚度，且徒增工艺成本，更 限制了装结构微小化与高密度的趋势。因此，有需要提供一种良率高、工艺低廉且不会限制封装密度的芯片堆栈 封装结构。
技术实现思路
本专利技术所要解决的技术问题在于提供一种芯片堆栈封装结构包以解决现有 技术技术中电性连接上层芯片与基材的打线配线长度过长以及线弧过大的问 题，从而解决现有技术芯片堆栈封装结构良率封及封装密度不高的问题。为实现上述目的，该芯片堆栈封装结构包括基材、第一芯片、线路基板、第二芯片以及封胶树脂(molding compound)。其中该基材具有第一表面与相对 的第二表面，且第一芯片位于基材的第一表面，第一芯片具有第一主动面与相 对的第一晶背，第一主动面面对基材，并与基材以倒装焊封装接合方式电性连 接。位于第一晶背上的线路基板包括配置于第一晶背上的介电层，以及形成于 介电层上的图案化线路层，并通过打线使图案化线路层与基材电性连结。第二 芯片位于图案化线路层上，具有第二主动面以及配置于第二主动面上的至少一 个第二焊垫，其中第二焊垫与图案化线路层电性连接，再经由打线与基材电性 连接。封胶树脂则填充于基材、第一芯片、线路基板及第二芯片之间，最后再 于基材的第二表面形成多个外部端子，这些外部端子较佳可以是，例如锡球。 通过这些外部端子，得以使芯片堆栈封装结构电性连接至其它外部电路。本专利技术的又一目的在提供一种芯片堆栈封装结构的制造方法，以解决现有 技术技术中电性连接上层芯片与基材的打线配线长度过长以及线弧过大的问 题，从而解决现有技术芯片堆栈封装结构良率封及封装密度不高的问题。为实现上述目的，该芯片堆栈封装结构的制造方法，包括下述步骤首先提供一基材，其中该基材具有第一表面与相对的第二表面，于基材的第一表面 配置第一芯片，使第一芯片面对基材的第一主动面与基材以倒装焊封装方式电 性连接。接着，于第一芯片相对于第一主动面的第一晶背上形成线路基板，使 线路基板包括位于晶背上的介电层，以及形成于介电层上的图案化线路层，其 中图案化线路层包括至少一条导线，与欲堆栈于图案化线路层上的第二芯片的 至少一个第二焊垫电性匹配。然后，形成至少一条打线，借以电性连结图案化 线路层与基材。再于图案化线路层之上配置第二芯片，并使第二芯片的焊垫电 性连接至图案化线路层的导线，再经由打线与基材电性连接。接着，使用封胶 体封装基材、第一芯片、线路基板及第二芯片，最后再于基材的第二表面形成 多个外部端子，这些外部端子较佳可以是，例如锡球。通过这些外部端子，得 以使芯片堆栈封装结构电性连接至其它外部电路。根据以上所述的实施例，本专利技术的技术特征在倒装焊封装堆栈的下层芯片 的晶背上，形成一个图案化线路层，使图案化线路层的布线和后续堆栈于其上 的上层芯片的焊垫电性匹配。接着，再将上层芯片倒装焊封装堆栈于图案化线 路层上。通过图案化线路层的布线，将上层芯片的焊垫的打线位置重新分配， 使其分散至上层芯片的边缘，再通过打线使图案化线路层与基材电性连接。借 此，解决现有技术中，电性连接上层芯片与基材的打线配线长度过长以及线弧 过大的问题。因此，通过本专利技术所提供的技术优势，可以解决现有芯片堆栈封装结构良 率封及封装密度不高的问题。附图说明为让本专利技术之上述和其它目的、特征、优点与实施例能更明显易懂，所附 附图的详细说明如下图1为根据本专利技术的第一较佳实施例所绘示的芯片堆栈封装结构ioo的剖 面示意图2为根据本专利技术的第二较佳实施例所绘示的芯片堆栈封装结构200的剖 面示意图3为根据本专利技术的第三较佳实施例所绘示的芯片堆栈封装结构300的剖 面示意图；图4为根据一习知的芯片堆栈封装结构400所绘示的结构剖面图; 图5为根据另一种芯片堆栈封装结构500所绘示的结构剖面图。g巾，附图标记100:芯片堆栈封装结构101:基材102:第一芯片跳第一主动面104:第一晶背105:图案化线路层105a:导线105b:导线跳打线107:第二芯片跳第二主动面109:第二焊垫110:凸块111:外部连接端子113:凸块114:底胶115:第一焊垫116:基材第一表面117:基材第二表面120:封胶树脂123:线路基板200:芯片堆栈封装结构201:基材202:第一芯片203:第一主动面204:第一晶背205:图案化线路层205a:导线205b:导线206:打线207:第二芯片208:第二主动面209:焊垫210:凸块211:外部连接端子213:凸块214:底胶215:焊垫216:散热鳍片217:贯穿开口218:基材第一表面219:基材第二表面220:封胶树脂223:线路基板300:芯片堆栈封装结构301:基材302:第一芯片303:第一主动面304:第一晶背305:图案化线路层305a:导线305b:导线306:打线307:第二芯片308:第二主动面309:焊垫310:凸块311:外部连接端子313:凸块314:底胶315:焊垫本文档来自技高网...

【技术保护点】
一种芯片堆栈封装结构，其特征在于，包括：一基材，该基材具有一第一表面与相对的第二表面；一第一芯片，位于该基材的第一表面，该第一芯片具有一第一主动面与一相对的第一第一晶背与至少一第一焊垫，其中该第一主动面面对该基材，并且该第一焊垫与该基材电性连接；一线路基板，位于该第一晶背上，该线路基板包括：一介电层，配置于第一晶背上；以及一图案化线路层，形成于该介电层上，并通过一打线与该基材电性连结；一第二芯片，位于该图案化线路层上，具有一第二主动面，以及配置于该第二主动面上的至少一第二焊垫，其中该第二焊垫与该图案化线路层电性连接，再经由该打线与该基材电性连接；以及一封胶树脂，填充于该基材、该第一芯片、该线路基板及该第二芯片之间。

【技术特征摘要】
1.一种芯片堆栈封装结构，其特征在于，包括一基材，该基材具有一第一表面与相对的第二表面；一第一芯片，位于该基材的第一表面，该第一芯片具有一第一主动面与一相对的第一第一晶背与至少一第一焊垫，其中该第一主动面面对该基材，并且该第一焊垫与该基材电性连接；一线路基板，位于该第一晶背上，该线路基板包括一介电层，配置于第一晶背上；以及一图案化线路层，形成于该介电层上，并通过一打线与该基材电性连结；一第二芯片，位于该图案化线路层上，具有一第二主动面，以及配置于该第二主动面上的至少一第二焊垫，其中该第二焊垫与该图案化线路层电性连接，再经由该打线与该基材电性连接；以及一封胶树脂，填充于该基材、该第一芯片、该线路基板及该第二芯片之间。2. 根据权利要求1所述的堆栈封装结构，其特征在于，该第一主动面具 有多个第一焊垫，并通过多个凸块，将该些第一焊垫电性连接于该基材。3. 根据权利要求2所述的堆栈封装结构，其特征在于，该基材具有一贯 穿开口，将该第一芯片的部分的该第一主动面暴露出来，且该第一主动面上配 置有一散热鳍片，并经由该贯穿开口向外延伸。4. 根据权利要求1所述的堆栈封装结构，其特征在于，该基材具有一贯 穿开口，将该第一芯片的部分的该第一主动面暴露出来，且该第一主动面具有 多个第一悍垫，并通过穿过该贯穿开口的至少一打线电性连接至该基材。5. 根据权利要求1所述的堆栈封装结构，其特征在于，该图案化线路层 包括多条导线，且每一该些导线的一端，与该些第二焊垫的一者匹配并电性连 接，另一端则往该介电层的边缘延伸。6. —种芯片堆栈封装结构的制造方法，其特征在于，包括 提供一基材，该基材具有一第一表面与相对的第二表...

【专利技术属性】
技术研发人员：潘玉堂，周世文，林峻莹，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]