芯片上具有图案的四方扁平无引脚封装方法技术

一种四方扁平无引脚的半导体封装结构，包括一个有源面上配置有多个金属接点以及在背面固定配置有近似几何图案凹痕的芯片；然后以多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫的第一面连接；最后，再以一个密封剂，包覆芯片、金属导线及多个金属焊垫的第一面，并暴露芯片背面的近似几何图案及多个金属焊垫的第二面。

【技术实现步骤摘要】

本专利技术涉及一种四方扁平无引脚的半导体封装结构，特别是涉及一种 在四方扁平无引脚的半导体封装结构中的金属基座上形成几何图案的结 构。
技术介绍
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(Front End Process)的晶片(wafer)先进行薄化处理(Thinning Process)，将芯 片的厚度研磨至2 20mil之间；然后，再涂布(coating)或网印(printing) 一层高分子(polymer)材料于芯片的背面，此高分子材料可以是一种树 脂(Epoxy);接着，将一个可以移除的胶带(tape)贴附于半固化状的高 分子材料上；然后，进行晶片的切割(sawing process),使晶片成为一颗 颗的芯片(die);最后，就可将一颗颗的芯片与基板连接。在众多的半导体封装型态中，四方扁平无引脚(Quad Flat Non-Lead; QFN)的封装结构是将引脚内建于封装体中，故与外部电路板连接时，较 能紧贴于电路板上且可以有较小的结合厚度，因此QFN的封装结构符合 当下对电子零组件需轻、薄、短、小的要求，特别是用在便携式(portable device)的电子产品上，此种具有封轻、薄、短、小的封装结构可以 有效的节省空间。首先，请参照图1A,为一中典型的QFN封装结构，此QFN封装结 构是将芯片11与导线架中的芯片承座15固接，而芯片承座15的四周配 置有多个内引脚12，此多个内引脚12的高度高于芯片承座15使得两者间 形成一高度差，并且多个内引脚12通过多条金属导线13与芯片有源面上 的多个金属接点连接。在此封装结构中，多个内引脚12的前端度易固定，同时在进行金属导线的打线工艺(wire bonding)时，很容易被压弯，故 降低了封装结构的可靠度。另外一种典型的QFN封装结构，是由第5942794号美国专利所披露， 其主要是以导线架为主体，将导线架四端的系杆(tie bar) 16向上弯曲， 使其可以支撑芯片11，使得芯片11得以升高，可以便于封装体14密封芯 片11及内引脚12，但此封装结构会增加封装体的厚度，且因其内引脚12 为平贴于封装体的背面，因此需要较长的金属导线13来连接芯片11与内 引脚12，除了增加电子信号的延迟外，还会使用金属导线13因跨弧太大 变得较软，故在进行注模(molding)时，可能使得金属导线13无法抵挡 模流的压力而产生位移，造成封装体内的金属导线13短路，故同样会降 低封装结构的可靠度。而另外一种不使用导线架的QFN封装结构则已披露于第6372539号 美国专利中。此专利主要是在金属基板上以半蚀刻(Half etch)的工艺来 定义出芯片承座17与引脚群18,然后经由密封剂14覆盖芯片11与金属 导线13。由于QFN封装结构很多都使用在小型或便携式电子产品，故电 子产品所产生的热效应会影响产品的性能，因此散热是很重要的课题。此 种QFN的封装结构可以改善以导线架为主体的QFN封装结构的缺点，但 却也因为芯片承座17与引脚群18在同一平面上，故其完全平贴于外不电 路板上，因此散热性不佳。
技术实现思路
鉴于上述QFN封装结构的缺点与问题，本专利技术提供一种在芯片暴露 面上形成凹刻或凸出的近似几何图案，藉此来增加QFN封装结构的散热 面积，以有效解决QFN封装结构散热性不佳的问题。据此，本专利技术的主要目的在于提供一种可增加散热面积QFN封装结 构，以有效解决QFN封装结构散热性不佳的问题。本专利技术的另一主要目的在于提供一种可增加散热面积QFN封装方法， 以有效解决QFN封装结构散热性不佳的问题。本专利技术的再一主要目的在于提供一种可增加散热面积QFN封装结构， 以一个电镀层包覆暴露的金属焊垫，可防止被蚀刻后的金属焊垫氧化。本专利技术还有一主要目的在于提供一种可增加散热面积QFN的封装结 构中，将增加散热面积的几何图案直接配置在芯片的背面上，故不需使用 芯片承座，故可减小QFN封装结构的厚度。依据上述的目的，本专利技术首先提供一种四方扁平无引脚的半导体封装 结构，包括一个有源面上配置有多个金属接点以及在背面固配置有近似几 何图案凹痕的芯片；然后以多条金属导线，用以将芯片上的多个金属接点 与多个金属焊垫的第一面连接；最后，再以一个密封剂，包覆芯片、金属 导线及多个金属焊垫的第一面，并暴露芯片背面的近似几何图案及多个金 属焊垫的第二面。本专利技术接着提供一种四方扁平无引脚的半导体封装结构，包括一个有 源面上配置有多个金属接点的芯片；然后以多条金属导线，用以将芯片上 的多个金属接点与多个金属焊垫的第一面连接；然后，再以一个密封剂， 包覆芯片、金属导线及多个金属焊垫的第一面，并暴露芯片的背面及多个 金属焊垫的第二面；最后，再以一个电镀层，将其固接于芯片背面及多个 金属焊垫的第二面，其中芯片背面上的电镀层为近似几何图案。本专利技术接着提供一种四方扁平无引脚的半导体封装的方法，提供一金 属基板，其具有一第一面及相对于该第一面的第二面;形成一图案(pattem) 于金属基板的第一面及第二面上，以定义出一金属基座区及多个金属焊 垫；接着，蚀刻金属基板，以形成金属基座区及多个金属焊垫；将一个有 源面上配置多个金属接点的半导体芯片贴附于金属基座区；形成多条金属 导线，用以将芯片上的多个金属接点与多个金属焊垫连接；然后，以注模 方式(molding)形成密封剂，以覆盖芯片、金属导线、金属基座的第一 面及多个金属焊垫的第一面，并暴露金属基座的第二面及多个金属焊垫的 第二面；接着，蚀刻暴露的金属基座的第二面及多个金属焊垫的第二面， 以使金属基座被移除并使多个金属焊垫隔开；再形成一个几何图案于密封 剂之芯片的背面上；最后，蚀刻密封剂并将几何图案形成于芯片的背面上。附图说明图1A 1C为先前技术的QFN封装结构的示意图；图2A 2L为本专利技术的QFN封装结构的制造过程示意图；图3A 3E为本专利技术的另一QFN封装结构的制造过程示意图；图4A 4B为本专利技术的再一 QFN封装结构的制造过程示意图；以及图5为本专利技术的另一QFN封装结构的制造过程示意图。主要元件标记说明10QFN封装结构(11心片12内引脚13金属导线14密封剂15芯片承座16凸起的承座17金属基座18焊垫100金属基板102金属基座区104焊垫区105焊垫区的第:二面106金属层107焊垫区的第J三面108金属导线200心片201芯片背面300密封剂400隔离层401几何图案402金属焊垫层图案500电镀层600凹痕的几何图案具体实施方式本专利技术在此所探讨的方向为一种QFN封装结构及方式，以使QFN封 装结构具有较佳的散热效果。为了能彻底地了解本专利技术，将在下列的描述 中提出详尽的步骤及其组成。显然地，本专利技术的施行并未限定QFN封装 结构及方式的所属
的技术人员所熟悉的特殊细节。另一方面，众 所周知的芯片形成方式以及芯片薄化等后段工艺的详细步骤并未描述于 细节中，以避免造成本专利技术不必要的限制。然而，对于本专利技术的较佳实施 例，则会详细描述如下，然而除了这些详细描述之外，本专利技术还可以广泛 地施行在其它的实施例中，且本专利技术的范围不受限定，其以权利要求为准。首先，请参照图2A至图2J，其为本专利技术的一具体实施例的详细制造 过程。请参照图2A本文档来自技高网...

【技术保护点】
一种四方扁平无引脚的半导体封装结构，其特征在于包括：一芯片，其有源面上配置有多个金属接点并于相对于该有源面的一背面上，配置有近似几何图案的凹痕；多个金属焊垫，具有第一面及相对于该第一面的一第二面并间隔排列于上述芯片的至少两侧边；多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫的第一面连接；密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面，并暴露上述芯片的背面及上述多个金属焊垫的第二面。

【技术特征摘要】
1.一种四方扁平无引脚的半导体封装结构，其特征在于包括一芯片，其有源面上配置有多个金属接点并于相对于该有源面的一背面上，配置有近似几何图案的凹痕；多个金属焊垫，具有第一面及相对于该第一面的一第二面并间隔排列于上述芯片的至少两侧边；多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫的第一面连接；密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面，并暴露上述芯片的背面及上述多个金属焊垫的第二面。2. —种四方扁平无引脚的半导体封装结构，其特征在于包括芯片，其有源面上配置有多个金属接点且具有相对于上述有源面的背面；多个金属焊垫，具有第一面及相对于上述第一面的第二面并间隔排列 于上述芯片的至少两侧边；多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊 垫的第一面连接；密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面， 并暴露上述芯片的背面及上述多个金属焊垫的第二面；电镀层，固接于上述芯片的背面及上述多个金属焊垫的第二面，其中 上述芯片的背面上的电镀层为近似几何图案。3. —种四方扁平无引脚之半导体封装结构，其特征在于包括-芯片，其有源面上配置有多个金属接点并于相对于上述有源面的一背 面上配置有近似几何图案的凹痕；多个金属焊垫，具有一第一面及相对于上述第一面的第二面以及相邻上述第一面及上述第二面的第三面，并间隔排列于上述芯片的至少两侧边；多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊 垫的第一面连接；密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面， 并暴露上述芯片的背面及上述多个金属焊垫的第二面及第三面。4. 一种四方扁平无引脚的半导体封装结构，其特征在于包括芯片，其有源面上配置有多个金属接点且具有相对于上述有源面的背面；多个金属焊垫，具有第一面及相对于上述第一面的第二面以及相邻上 述第一面及上述第二面的第三面，并间隔排列于上述芯片的至少两侧边；多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊 垫的第一面连接；密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面， 并暴露上述芯片的背面及上述多个金属焊垫的第二面及第三面；电镀层，固接于上述芯片的背面及上述多个金属焊垫的第二面，其中 上述芯片的背面上的电镀层为近似几何图案。5. —种四方扁平无引脚的半导体封装结构，其特征在于包括芯片，其有源面上配置有多个金属接点并于相对于上述有源面的背面 上配置有近似几何图案的凹痕；多个金属焊垫，具有第一面及相对于上述第一面的第二面并间隔排列 于上述芯片的至少两侧边；多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊 垫的第一面连接；密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面， 并暴露上述芯片的背面及上述多个金属焊垫的第二面；一电镀层，固接于上述多个金属焊垫的第二面。6. —种四方扁平无引脚的半导体封装结构，其特征在于包括芯片...

【专利技术属性】
技术研发人员：吴政庭，林鸿村，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]