无缝浅沟隔离的制作方法技术

本发明专利技术公开了一种无缝浅沟隔离的制作方法，首先提供具有至少一浅沟槽的半导体基底，该半导体基底上形成有介电层，该介电层填满该浅沟槽且具有接缝（ｓｅａｍ）。随后在该介电层表面形成至少一修补层，最后进行低温蒸气退火工艺，用以消除该接缝。

【技术实现步骤摘要】

本专利技术涉及一种，尤指一种提升浅沟隔离接缝修补效率与效果的无缝(seamless)浅沟隔离的制作方法。技术背景随着半导体工艺设计线宽的持续缩小，实施在半导体基底表面上，用以 电性隔离各元件的沟槽隔离，或者称为浅沟隔离(shallow trench isolation, STI)， f然成为一越来越重要的元件。然而随着元件微小化以及密集度的增 加，用来作为各元件间电性隔离的浅沟槽的宽度也越来越小，换言之，浅沟 的高宽比(aspect ratio)越来越大。因此如何有效的将绝缘材料填满日益狭窄的 浅沟槽，以提供有效的电性隔离，已然成为该
的一大挑战。请参阅图l,图1系一已知的浅沟隔离剖面示意图。如图1所示，已知 的浅沟隔离制作方法首先系提供一基底10,随后透过一包含有一垫氧化层 32与一氮化硅层34所构成的图案化硬掩模层30于基底10内形成至少一浅 沟槽20。随后进行热氧化工艺，在浅沟槽20的侧壁与底部表面形成热氧化 衬垫层22。其后利用化学气相沉积(chemical vapor deposition, CVD)方法， 在浅沟槽20内填满介电层，随后再以再回蚀刻或者以化学机械抛光(chemical mechanic polishing,以下筒称为CMP)方式去除浅沟槽区域外多出来的介电 层，形成平坦的表面。然而，如前所述，随着浅沟槽高宽比的加增，使得前 述的化学气相沉积方法所能提供的阶梯覆盖(step coverage)能力已经不足以 应付目前沟槽高宽比较大的情况，也就是说，不容易将介电层完全填满沟槽。为改善上述问题，已知技术中亦已有多种改良式的化学气相沉积技术提 出，其中以臭氧辅助次常压化学气相沉积(ozone-assisted SACVD)技术经过部 分研究而被证实具备有良好的阶梯覆盖能力。臭氧辅助次常压化学气相沉积 技术系利用臭氧以及四乙基硅曱烷(tetra-ethyl-ortho-silicate ，以下简称为 TEOS)作为反应起始气体，在例如反应压力约为60托(torr)的次常压条件下 沉积厚度均匀的介电层40,如硅氧层。随后通常伴随后续的高温退火步骤，例如在温度1 OO(TC左右以及氮气环境中将所沉积的硅氧层致密化 (densification)。然而，前述的臭氧辅助次常压化学气相沉积技术在实际应用上却仍有诸 多缺点而犹待进一步的克服与改善。例如，以已知的臭氧辅助次常压化学气 相沉积技术所沉积的硅氧薄膜本身在高温下会收缩，例如在1050。C下处理 30分钟后会有高达约7%左右的收缩幅度，而且SACVD硅氧薄膜的膜层特 性也较差，例如，湿蚀刻率较高。此外，如图l所示，臭氧辅助次常压化学 气相沉积技术另一较严重的问题，是由于次常压化学气相沉积薄膜成长特性 主要是由浅沟槽20的侧壁向中间成长而填满沟槽，罔此，最终会在基底10 的浅沟槽20中间形成接缝(seam)42。此外，由于薄膜成长为不均匀性成长， 因此甚至会形成顶端具有接缝的孔洞(void)。而此接缝42又容易遭受到后续 清洗步骤的侵蚀，导致连通沟槽的形成，以及造成后续形成的多晶硅线路短 路等问题，且此接缝42的缺陷无法以传统的氮气环境退火方式去除。因此 已知技术更提供蒸气退火(steam annealing)工艺，在进行高温退火步骤之前， 在700。C的低温以及氢气/氧气环境中进行至少超过30分钟的蒸气退火工艺， 以去除接缝42。然此低温退火工艺所需的反应时间较长，除此费时的缺点夕卜， 对于接缝42的去除效果不佳，而尚有可议及改进的空间。
技术实现思路
因此，本专利技术于此提供一种利用，用以修补次 常压化学气相沉积(sub-atmospheric pressure chemical vapor deposition, 以下 简称为SACVD)工艺所产生的浅沟隔离接缝，达到无缝填充浅沟隔离的目的。根据本专利技术的权利要求，提供一种。该方法包 含有提供具有至少一浅沟槽的半导体基底，该半导体基底上形成有介电层， 该介电层填满该浅沟槽且具有接缝(seam)。接下来在该介电层表面形成至少 一修补层(healing layer),最后进行低温蒸气退火工艺，用以消除该接缝。根据本专利技术所提供的，通过一修补层提供悬浮 键作为复合中心，因此更可在提升低温退火工艺的效率的同时，提升低温退 火修补接缝的修补果效，使得接缝的修补更加紧密。附图说明图1为已知的浅沟隔离剖面示意图。图2至图6为本专利技术所^是供的的一优选实施例。图7为本专利技术所提供的的流程示意图。附图标记说明10基底20浅沟槽22热氧化衬垫层30硬掩模层32垫氧化层34垫氮化硅层40介电层42接缝50修补层100提供半导体基底102进行蚀刻工艺，在该半导体基底内形成至少 一 浅沟槽。104进行次常压化学气相沉积工艺，在该半导体基底沉积填满该浅沟槽的介电层，且该介电层具有接缝。106 在该介电层表面形成修补层。108 进行低温蒸气退火工艺，用以消除该接缝。具体实施方式请参阅图2至图6，图2至图6为本专利技术所提供的无缝浅沟隔离的制作沟隔离接缝。如图2所示，本优选实施例首先提供半导体基底10,如硅基底。 半导体基底10表面形成有厚度约为30埃(angstrom)至200埃的垫氧化层32; 而垫氧化层32表面则形成有厚度约为500埃至2000埃的氮化硅层34，垫氧 化层32与氮化硅层34用以作为硬掩模层30。请参阅图3。随后通过光致抗蚀剂(图未示)的光刻工艺以及蚀刻工艺 来图案化硬掩模层30，并在硬掩模层30内形成至少一开口。而去除光致抗 蚀剂之后，再经由该开口向下蚀刻半导体基底10,形成浅沟槽20。待浅沟 槽20形成后，可先进行热氧化工艺，在浅沟槽20的侧壁与底部表面形成热 氧化衬垫层22。请参阅图4。接下来，进行次常压化学气相沉积(SACVD)工艺，利用臭 氧以及四乙基硅曱烷(TEOS)作为反应起始气体，在反应压力约为60托(torr) 的次常压条件下在半导体基底10上沉积厚度均匀的介电层40，如硅氧层。 介电层40用以填满浅沟槽20，然而如前所述，由于SACVD工艺的薄膜成 长特性由浅沟槽20的侧壁向中间成长，因此最终会在浅沟槽中间形成接缝 (seam) 42,甚至是因薄膜不均匀成长特性所形成的顶端具有接缝的孔洞 (void)。而接缝42容易遭受到后续清洗步骤的侵蚀，导致连通沟槽的形成， 以及造成后续形成的多晶硅线路短路等问题。请参阅图5。随后在介电层40表面形成至少一修补层(healing layer) 50， 修补层50可为折射率(refractive index, RI)值大于1.6,或者为硅含量高于30 %的多硅层(Si-rich layer),例如硅甲烷(silane)、三曱基硅曱烷(trimethylsilane)、 四曱基硅曱烷(tetramethylsilane)、 二曱基硅曱烷(dimethylsilane)、 二乙基硅曱 烷(diethylsilane)、四乙基珪曱烷(tetra-ethyl-ortho-silicate， TEOS)、 二氯硅烷 (SiCl2H2)、或四曱基环四硅氧烷(tetra-methyl cyclo tetra-siloxane， TMCTS)等。 此外本文档来自技高网...

【技术保护点】
一种无缝浅沟隔离的制作方法，包含有：　提供具有至少一浅沟槽的半导体基底，该半导体基底上形成有介电层，该介电层填满该浅沟槽且具有接缝；　在该介电层表面形成至少一修补层；以及　进行低温蒸气退火工艺，用以消除该接缝。

【技术特征摘要】
1.一种无缝浅沟隔离的制作方法，包含有提供具有至少一浅沟槽的半导体基底，该半导体基底上形成有介电层，该介电层填满该浅沟槽且具有接缝；在该介电层表面形成至少一修补层；以及进行低温蒸气退火工艺，用以消除该接缝。2. 如权利要求1所述的方法，其中该介电层利用次常压化学气相沉积工 艺形成于该半导体基底上。3. 如权利要求2所述的方法，其中该次常压化学气相沉积工艺使用臭氧 以及四乙基硅曱烷TEOS作为反应起始气体。4. 如权利要求1所述的方法，还包含紫外光处理，进行于该低温蒸气退 火工艺之前。5. 如权利要求l所述的方法，其中该修补层包含有多硅层。6. 如权利要求5所述的方法，其中该多硅层的折射率值大于1.6。7. 如权利要求5所述的方法，其中该多硅层由至少一种气体反应而成， 该气体选自下列组:硅甲烷silane 、三曱基硅曱烷trimethylsilane 、四曱基硅曱 烷tetramethylsilane 、 二曱基石圭曱烷dimethylsilane 、 二乙基石圭曱烷diethylsilane 、 四乙基硅曱烷TEOS、 二氯硅烷SiCl2H2、或四曱基环四硅氧烷TMCTS。8. 如权利要求1所述的方法，...

【专利技术属性】
技术研发人员：施惠绅，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[]