避免基板翘曲引起的焊接缺陷的半导体封装接合构造制造技术

本发明专利技术是有关一种半导体封装接合构造，特别是一种避免基板翘曲引起的焊接缺陷的半导体封装接合构造，主要包含至少一半导体封装件、一封装载体以及焊料。利用焊料焊接半导体封装件的外接端子至封装载体。依照距离基板中心线的不同，半导体封装件的外接端子至少区分为两群组。在一实施例中，不同群组的外接端子包含不等高凸块，用以补偿基板预定翘曲度所引起的该些外接端子与封装载体的连接端点之间焊料间隙差异，在可预测基板翘曲度的情况下不会有焊接缺陷。在另一实施例中，可在较大焊料间隙之间介设一补偿凸块。本发明专利技术可缩小在可预知的基板翘曲度下所引起焊料间隙差异，能避免因基板翘曲引起的焊接缺陷发生；本发明专利技术还能兼具有散热性与微间隔维持的功效。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装件的组装接合技术，特别是涉及一种避免基板翘曲引起的焊接缺陷的半导体封装接合构造，可运用于高密度3D堆叠 的架构(Package- 0n- Package module, POP)。
技术介绍
当前随着半导体封装件的薄化发展趋势，在经过表面接合的回焊处理 之时，半导体封装件的基板变得更容易翘曲，而导致发生冷焊、空焊或假焊等焊接缺陷。特别是半导体封装堆叠的接合构造(Package-On-Package device, POP)中，焊接缺陷更是接合过程中的一大问题。为了符合先进的 微小化电子产品需求，复数个半导体封装件可以纵向3D堆叠，以符合小型 表面接合面积与高密度元件设置的要求，然而微间距的端子与端子之间的 焊接关更容易受到基板翘曲而被破坏，从而产生电性断路的现象。富士通(Fujitsu)公司在美国专利第6476503号以及Tessera (泰斯拉) 公司在美国专利公开第2006/0138647号，各提出一种可以应用于封装堆叠 的微接触架构。请参阅图1所示，是现有习知的半导体封装接合构造的截 面示意图。现有习知的半导体封装接合构造IOO,主要包含一第一半导体封 装件110、 一第二半导体封装件120以及焊料130,其中上述的第一半导体封装件110,其是堆叠在该第二半导体封装件120之 上，并且以焊料130连接两半导体封装件即第一半导体封装件110与第二半 导体封装件120。该第一半导体封装件llO具有一第一基板lll、 一设置于 第一基板lll的一上表面lllA的第一晶片112以及复数个形成于该第一基 板111的一下表面111B的凸块113，例如铜凸块或其它不可回焊的柱状凸 块，作为封装堆叠的微接触端子。并且，可以利用复数个第一焊线114通过 该第一基板111的一第一槽孔111G,以电性连接该第一晶片112的焊垫至 该第一基板111，并以一第一封胶体115密封该些第一焊线114。上述的第二半导体封装件120,是作为一封装载体，如同第一半导体封 装件IIO,该第二半导体封装件120具有一第二基板121、 一设置于该第二 基板121的一上表面121A的第二晶片122以及复数个形成于该第二基板121 的一下表面121B的凸块123,作为对外端子。复数个第二焊线124是通过 该第二基板121的一第二槽孔121C,而电性连接该第二晶片122至该第二 基板121,并以一第二封胶体125密封该些第二焊线124。现有技术在该第二半导体封装件12G的该第二基板121的上表面121A 是设有复数个平垫状的连接垫121 D,藉由回焊上述焊料130以接合该第 一半 导体封装件110的该些凸块113至该第二半导体封装件120的对应连接垫 121D,藉以达到微接触的型态，该些半导体封装件110与120在堆叠时是 以该些凸块113作为微小化接触点，而可以增加讯号接脚数(high pin count)并可以增加走线面积，更可以缩小封装堆叠间隙(small POP stacking standoff)。然而此一架构对于基板翘曲度的可承受程度将变得 更低。该焊料130的回焊过程与堆叠接合之后，该第一基板111会遭受重复 的热循环温度变化，故产生了基板翘曲，导致该些凸块113与对应的连接 垫121D之间的焊料间隙不一致的误差变化。在高温与基板翘曲的应力两者 的作用下，特定部位的焊料130不具有焊接粘着力而产生孩t接触焊点断裂 (如图1所示)，容易引起各式各样的焊接缺陷。由此可见，上述现有的半导体封装接合构造在结构与使用上，显然仍 存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相 关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被 发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相 关业者急欲解决的问题。因此如何能创设一种避免基板翘曲引起的焊接缺 陷的半导体封装接合构造，实属当前重要研发课题之一，亦成为当前业界 极需改进的目标。有鉴于上述现有的半导体封装接合构造存在的缺陷，本专利技术人基于从 事此类产品设计制造多年丰富的实务经验及其专业知识，并配合学理的运 用，积极加以研究创新，以期创设一种避免基板翘曲引起的焊接缺陷的半导 体封装接合构造，-能够改进一般现.有的半导体封装接合构造，使其更具有 实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设 出确具实用i^值的本专利技术。
技术实现思路
本专利技术的主要目的在于，克服现有的半导体封装接合构造所存在的缺 陷，而提供一种避免基板翘曲引起的焊接缺陷的半导体封装接合构造，所要 解决的技术问题是使其可以缩小在可预知的基板翘曲度下所引起焊料间隙 差异，能够避免因基板翘曲引起的焊接缺陷发生，非常适于实用。本专利技术的另一目的在于，提供一种避免基板翘曲引起的焊接缺陷的半 导体封装接合构造，所要解决的技术问题是使其能够兼具有散热性与微间 隔维持的功效，/人而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种半导体封装接合构造，其包含至少一第一半导体封装 件，其包含一第一基板、 一第一晶片、复数个第一外接端子与复数个第二 外接端子，其中该些第一外接端子与该些第二外接端子是设置于该第一基 板的一下表面； 一封装载体，其包含复数个第一连接端点与复数个第二连接 端点；以及复数个焊料，其接合该些第一外接端子至该些第一连接端点以 及接合该些第二外接端子至该些第二连接端点；其中，该第一基板定义有 一中心线，该些第二外接端子至该中心线的距离是小于该些第二外接端子 至该中心线的距离；其中，该些第一外接端子与该些第二外接端子是包含 不等高的凸块，用以缩小由该第一基板的翘曲引起该些第一外接端子与该 些第 一连接端点之间以及该些第二外接端子与该些第二连接端点之间的焊 料间隙差异。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的半导体封装接合构造，其中当该第一基板的周边是远离该封装载体而往上翘起时，该些第二外接端子是具有更高于该些第一外接端子的补偿高度。前述的半导体封装接合构造，其中当该第一基板的周边是接近该封装 载体而往下翘起时，该些第一外接端子是具有更高于该些第二外接端子的 补偿高度。 ' '前述的半导体封装接合构造，其中所述的第 一晶片可设置于该第一基 板的一上表面。前述的半导体封装接合构造，其中所述的第 一基板具有 一 沿着该中心 线的第一槽孔，以显露该第一晶片.的复数个焊垫。前述的半导体封装接合构造，其中所述的第一半导体封装件更包含复 数个第一焊线，该第一基板是具有一第一槽孔，该些第一焊线是通过该第 一槽孔而电性连接该第 一晶片与该第 一基板。前述的半导体封装接合构造，其中所述的第一半导体封装件更包含一 第一封胶体，其形成于该第一槽孔，以密封该些第一焊线。前述的半导体封装接合构造，其中所述的第一封胶体是可不覆盖该第 一晶片。前述的半导体封装接合构造,其中所述的封装载体是为一印刷电路板。 前述的半导体封装接合构造，其中所述的封装载体是可为一第二半导体封装件，其另包含一第二基板、 一第二晶片及复数个第三外接端子，其中该些第三外接端子设置于该第二基板的一下表面，该些第一连接端点与该些第二连接本文档来自技高网...

【技术保护点】
一种半导体封装接合构造，其特征在于其包含：　至少一第一半导体封装件，其包含一第一基板、一第一晶片、复数个第一外接端子与复数个第二外接端子，其中该些第一外接端子与该些第二外接端子是设置于该第一基板的一下表面；　一封装载体，其包含复数个第一连接端点与复数个第二连接端点；以及　复数个焊料，其接合该些第一外接端子至该些第一连接端点以及接合该些第二外接端子至该些第二连接端点；　其中，该第一基板定义有一中心线，该些第一外接端子至该中心线的距离是小于该些第二外接端子至该中心线的距离；　其中，该些第一外接端子与该些第二外接端子是包含不等高的凸块，用以缩小由该第一基板的翘曲引起该些第一外接端子与该些第一连接端点之间以及该些第二外接端子与该些第二连接端点之间的焊料间隙差异。

【技术特征摘要】
1、一种半导体封装接合构造，其特征在于其包含至少一第一半导体封装件，其包含一第一基板、一第一晶片、复数个第一外接端子与复数个第二外接端子，其中该些第一外接端子与该些第二外接端子是设置于该第一基板的一下表面；一封装载体，其包含复数个第一连接端点与复数个第二连接端点；以及复数个焊料，其接合该些第一外接端子至该些第一连接端点以及接合该些第二外接端子至该些第二连接端点；其中，该第一基板定义有一中心线，该些第一外接端子至该中心线的距离是小于该些第二外接端子至该中心线的距离；其中，该些第一外接端子与该些第二外接端子是包含不等高的凸块，用以缩小由该第一基板的翘曲引起该些第一外接端子与该些第一连接端点之间以及该些第二外接端子与该些第二连接端点之间的焊料间隙差异。2、 根据权利要求1所述的半导体封装接合构造，其特征在于其中当该 第一基板的周边是远离该封装载体而往上翘起时，该些第二外接端子是具有更高于该些第一外接端子的补偿高度。3、 根据权利要求1所述的半导体封装接合构造，其特征在于其中当该 第一基板的周边是接近该封装载体而往下翘起时，该些第一外接端子是具 有更高于该些第二外接端子的补偿高度。4、 根据权利要求1所述的半导体封装接合构造，其特征在于其中所述 的第 一晶片设置于该第 一基板的 一上表面。5、 根据权利要求1所述的半导体封装接合构造，其特征在于其中所述 的第 一基板具有 一 沿着该中心线的.第 一槽孔，以显露该第 一 晶片的复数个 焊垫。6、 根据权利要求5所述的半导体封装接合构造，其特征在于其中所述 的第 一半导体封装件更包含复数个第一焊线，该第一基板是具有一第一槽 孔，该些第一焊线是通过该第一槽孔而电性连接该第一晶片与该第一基板。7、 根据权利要求6所述的半导体封装接合构造，其特征在于其中所述 的第一半导体封装件更包含一第一封胶体，其形成于该第一槽孔，以密封 该些第一焊线。8、 根据权利要求7所述的半导体封装接合构造,其特征在于其中所述 的第一封胶体是不覆盖该第一晶片。9、 根据权利要求1所述的半导体封装接合构造，其特征在于其中所述 的封装载体是为 一 印刷电路板。10、 根据权利要求1所述的半导体封装接合构造，其特征在于其中所述 的封装载体是为一第二半导体封装件，其另包含一第二基板、 一第二晶片 及复数个第三外接端子，其中该些第三外接端子设置于该第二基板的一下 表面，该些第 一连接端点与该些第二连接端点设置于该第二基板的 一上表面。11、 根据权利要求10所述的半导体封装接合构造，其特征在于其中所述的第二晶片是设置于该第二基板的一上表面，且不覆盖该些第一连接端 点与该些第二连蜂端点。12、 根据权利要求IO所述的丰导体封装接合构造，其特征在于其中所 述的第二半导体封装件是大致相同于该第 一半导体封装件，而包含有复数 个第二焊线与 一第二封胶体。13、 根据权利要求1所述的半导体封装接合构造，其特征在于其中所 述的该些第一外接端子与该些第二外接端子是为柱状凸块或结线凸块。14、 根据权利要求1所述的半导体封装接合构造，其特征在于其中所 述的该些第 一外接端子与该些第二外接端子具有半锥形截面。15、 一种半导体封装接合构造，...

【专利技术属性】
技术研发人员：范文正，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]