时钟提供电路及其设计方法技术

本发明专利技术的时钟提供电路具有时钟树结构，并将时钟信号提供给多个工作元件，其中包括构成所述时钟树结构的多个驱动元件，以及分别连接前一级的驱动元件的输出和后一级的多个驱动元件或工作元件的多个连接布线，所述多个连接布线包括被形成在基准布线层的多个第一布线以及存在于使用所述基准布线层的电路块上的一个以上的第二布线，所述电路块上所存在的一个以上的第二布线，被形成在所述基准布线层的上层的规定的布线层。

【技术实现步骤摘要】

本专利技术涉及，尤其涉及将时钟提供给多个 工作元件的时钟树结构的。
技术介绍
近些年随着制造工艺的细分化，布线以及晶体管的制造的参差不齐给 时钟提供电路的性能带来了很大的影响。可以举出的一个例子是，由于布 线以及晶体管的制造的参差不齐，产生的问题是导致了时钟信号的延迟时 间的参差不齐。一般而言，每级单元的延迟时间td可以利用不依赖于负载的延迟时间t0、决定每单位负载容量的延迟时间的系数At、成为负载的后 一级单元的栅极电容Cg、以及成为负载的布线电容(以下称为布线电容) Cw，以以下的公式(l)来表示。td=tO+At(Cg+Cw) … (1)在上述的公式(l)中，延迟时间t0、系数At以及栅极电容Cg因晶体管 制造的参差不齐而发生变动。布线电容Cw因布线制造的参差不齐而发生 变动。为此，在布线以及晶体管出现制造上的参差不齐的情况下，时钟信 号的延迟时间则发生变动。据此，时钟脉冲相位差会变大到预想之上。作为抑制时钟脉冲相位差的以往的时钟提供电路，周知的是利用时钟 缓冲树结构(以下称为时钟树结构)的时钟提供电路(例如，参照非专 利文献1 )。时钟树结构是缓冲等驱动元件为树状的结构。将来自时钟发生电路的 时钟信号施加到位于树状的最上端的驱动元件的输入中。使双稳态电路或 存储器宏单元(Memory Macrocells )等工作元件与树状的末端连接。根据这 样的构成，时钟树结构可以降低时钟脉冲相位差。作为比通常的时钟树结构能够降低时钟脉冲相位差的时钟树结构，周 知的是H树结构(例如，参照非专利文献l )。 H树结构是指，具有作为驱动元件间的布线的H形状的布线结构。H树结构是由以中央部的H形状的 布线为中心，逐渐变小的H形状的布线组成的树结构。具体而言，在H树 结构中，在中央部的H形状的布线中心被施加有来自时钟发生电路的时钟 信号。在中央部的H形状的四个末端分别连接有驱动元件。该驱动元件的 各自的输出与后一级的H形状的布线的中心相连接。而且，该H形状的布 线的四个末端分别连接有驱动元件。即，H树结构可以使一个直线电路的 末端位于后一级直线电路的中央而使电路分支，因此不会发生时钟脉冲相 位差。然而，在H树结构中存在的课题是，需要在实际上不需要的位置上配 置驱动元件。对此，周知的方式是在只在时钟提供电路的一部分使用H树 结构(例如，参照专利文献l )。图1示出了专利文献l中所记载的以往的时钟提供电路的构成。图1 中所示的时钟提供电路100包括构成时钟树结构的多个驱动元件101 — 104。驱动元件101是时钟树结构的第一级的驱动元件，被施加有时钟信号。 驱动元件102—104分别是时钟树结构的第二级到第四级的驱动元件。图1所示的时钟提供电路100以H树结构来构成时钟树结构的第一级 和第二级，以通常的时钟树构成第三级和第四级。据此，时钟提供电路100 只有在位于上端的级才是H树结构，由于下端的级不是H树结构，因此至少不需要在下端的级的不必要的位置上配置驱动元件。并且，由于时钟提 供电路IOO在上端的级利用了 H树结构，因此可以比利用通常的时钟树结 构的情况更能够抑制时钟脉冲相位差。然而，在制造具有多层布线的时钟提供电路的情况下，各布线层的布 线是按照各个布线层以不同的条件(例如，布线层的厚度、布线的宽度以 及间隔等)被制造的。为此，布线的结果(例如，参差不齐的大小或倾向 等)会因各个布线层而不同。因此，布线电容Cw参差不齐的大小以及倾 向也会在各个布线层而不同。但是，在以往的时钟树结构中，没有考虑到 在时钟布线上该采用怎样的布线层，而是使用多个布线层来布线。据此， 由于利用H树结构，即使布线的长度相同，上述公式(l)中所包含的AtX Cw也会在布线间产生不同。因此，在时钟路径间的时钟信号的延迟时间上 产生差，从而会出现时钟脉冲相位差。即，以往的时钟提供电路出现的问题是，由于各个布线层的布线结果的不同而造成发生时钟脉冲相位差。为了抑制因各个布线层的布线结果的不同所造成的时钟脉冲相位差， 因此减少在时钟布线中所使用的布线层的数量，减小时钟路径间的布线电 容的差是有效的。但是，若将时钟布线所使用的布线层仅限定为下端的布 线层，则由于时钟布线不能在宏单元上通过而导致迂回布线。据此造成布 线混杂。并且，若在时钟布线上仅使用上端布线层，则时钟布线可以在宏单元 上通过。因此，可以消减时钟布线层的数量。然而，在时钟布线仅使用上 端布线层的情况下，通常需要存在于下端的层上的驱动元件以及工作元件 的端子与上端的布线层相连接，因此，与时钟布线仅使用下端布线层的情 况相比，会导致时钟的布线资源的增加并产生布线的混杂。非专利文献1 : Keny Bernstein、其他6个名著、HIGH SPEES CMOS DESIGN STYLES专利文献1 :日本特开2003—78014号公报
技术实现思路
因此，本专利技术的目的在于提供一种，其可 以在抑制布线混杂的基础上，抑制因各个布线层的布线结果而导致的时钟 脉冲相位差。为了达成上述的目的，本专利技术所涉及的时钟提供电路具有时钟树结构，并将时钟信号提供给多个工作元件，其中包括多个驱动元件，构成所述时钟树结构；以及多个连接布线，分别连接前一级的驱动元件的输出、和 后一级的多个驱动元件或工作元件；所述多个连接布线包括多个第一布 线，被形成在基准布线层；以及一个以上的第二布线，存在于使用所述基 准布线层的电路块上；所述电路块上所存在的一个以上的第二布线，被形 成在所述基准布线层的上层的规定的布线层。根据此构成，只有被配置在使用基准布线层的电路块上的第二布线使 用基准布线层以外的布线层，其它的布线被形成在基准布线层。据此，由 于多数时钟布线被形成在基准布线层，因此，可以抑制因制造上的参差不 齐而导致的各个布线层的布线结果的不同所发生的时钟脉冲相位差。并且，在驱动元件和后一级的驱动元件或工作元件之间设置使用基准布线层的电 路块的情况下，可以不用迂回布线，而在该电路块上配置第二布线。因此， 由于本专利技术所涉及的时钟提供电路不需要迂回布线，从而可以抑制布线的 混杂。并且，也可以是，在所述时钟树结构中，与所述第二布线所在的级相 同的级的所有的所述连接布线中，至少有一部分被形成在所述规定的布线 层。根据此构成，对存在于使用基准布线层的电路块上的时钟布线的级和 相同级的所有布线，使用基准布线层的上层的布线层。据此，对于时钟树 结构中的所有工作元件而言，根据规定的布线层的不同所产生的制造上的 参差不齐的影响是相同的，因此，可以降低时钟树结构的各个级的因布线 的结果而导致的布线延迟的不均等。因此，本专利技术所涉及的时钟提供电路 可以抑制因各个布线层的布线结果而导致的时钟脉冲相位差。并且，也可以是，所述第二布线为所述时钟树结构的正中间的级以后 的级的连接布线。根据此构成，越是时钟树结构的末端的布线，布线长度就越短，因此， 可以使在基准布线层以外的布线层形成的布线的布线长度变短。据此，本 专利技术所涉及的时钟提供电路可以降低因布线结果而导致的布线延迟的不均 等。因此，可以抑制因各个布线层的布线结果而导致的时钟脉冲相位差。并且，也可以是，所述规定的布线层的膜厚比所述基准布线层的膜厚厚。根据此构成，由于膜厚厚的布线层的布线的阻抗值低本文档来自技高网...

【技术保护点】
一种时钟提供电路，具有时钟树结构，并将时钟信号提供给多个工作元件，其特征在于，　所述时钟提供电路包括：　多个驱动元件，构成所述时钟树结构；以及　多个连接布线，分别连接前一级的驱动元件的输出、和后一级的多个驱动元件或工作元件；　所述多个连接布线包括：　多个第一布线，被形成在基准布线层；以及　一个以上的第二布线，存在于使用所述基准布线层的电路块上；　所述电路块上所存在的一个以上的第二布线，被形成在所述基准布线层的上层的规定的布线层。

【技术特征摘要】
JP 2007-7-10 181420/20071、一种时钟提供电路，具有时钟树结构，并将时钟信号提供给多个工作元件，其特征在于，所述时钟提供电路包括多个驱动元件，构成所述时钟树结构；以及多个连接布线，分别连接前一级的驱动元件的输出、和后一级的多个驱动元件或工作元件；所述多个连接布线包括多个第一布线，被形成在基准布线层；以及一个以上的第二布线，存在于使用所述基准布线层的电路块上；所述电路块上所存在的一个以上的第二布线，被形成在所述基准布线层的上层的规定的布线层。2、 如权利要求l所述的时钟提供电路，其特征在于，在所述时钟树结 构中，与所述第二布线所在的级相同的级的所有的所述连接布线中，至少 有一部分被形成在所述规定的布线层。3、 如权利要求1所述的时钟提供电路，其特征在于，所述第二布线为 所述时钟树结构的正中间的级以后的级的连接布线。4、...

【专利技术属性】
技术研发人员：松井彻，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]