半导体集成电路的生产方法、设计方法和设计系统技术方案

一种半导体集成电路的生产方法，包括：生成构成单元的元件的模型参数，其中，所述模型参数由设计值和设计值的偏差的分布函数限定；使用所述模型参数执行电路仿真，以生成响应函数，所述响应函数表示单元特性对模型参数的响应；以及通过使用响应函数来生成统计单元库。用于电路设计和验证的统计单元库给出单元特性的期望值和统计偏差。统计偏差被表示为分布函数和灵敏度的乘积。灵敏度基于响应函数进行计算。当模型参数被更新时，在没有执行电路仿真的情况下，统计单元库通过使用更新后模型参数和响应函数而更新。

【技术实现步骤摘要】

本专利技术涉及一种设计和生产半导体集成电路的技术。特别地，本 专利技术涉及一种基于统计模型设计和制造半导体集成电路的技术。
技术介绍
在半导体集成电路的制造阶段，诸如晶体管之类的元件的物理参 数和电特性一般不同于其设计值。这种改变被称为制造变异性。为了 确保制造出的半导体集成电路的正常运行，重要的是在电路的设计/验 证阶段考虑到制造变异性。例如，根据典型的STA (静态时序分析)，时序分析通过在角条 件(最坏条件)时使用延迟值进行。也就是说，考虑到了对应于制造 变异性的特定余量。通过对电路进行设计从而即使在角条件下遇到给 定的时序限制，可以吸收由制造变异性产生的延迟偏差。然而，对电 路进行设计从而即使在角条件下也遇到时序限制导致设计时间延长。因此，近年来提出对电路设计/验证引入统计方法以更有效处 理制造变异性并优化设计余量。SPICE (集成电路模拟的仿真工艺)中使用的统计表示模型参数 (SPICE模型参数)的方法在Kiyoshi Takeuchi和Masami Hane发表于 SISPAD 2005， 01-03 Sept. 2005, pp. 135-138的一种高效统计紧凑性参 数的提取算法(A Highly Efficient Statistical Compact Model Parameter Extraction Scheme)的论文中进行了描述。更具体而言，相对于多个 取样的I-V特性进行主分量分析以确定统计模型参数。这种统计模型参 数使用于SPICE仿真中，并由此改善了仿真精度。类似的方法还公开于PCT公开No.W002/059740。统计模型参数通 过主分量分析确定。在此，彼此单独地考虑多个芯片之间的全局制造 变异性和一个芯片内的局部制造变异性(OCV:芯片上的变异性 (on-chip variation))。日本特开专利申请No.2005-92885公开了一种SSTA (统计STA)方 法。更具体而言，通过线性函数给出单元(cell)的延迟模型。这种线 性函数是延迟偏差因子的函数。单元延迟模型被用于执行统计(随机) 时序分析。日本特开专利申请No.2000-181944公开了一种生成单元延迟库的 方法。首先，多种条件下的单元延迟值通过执行电路仿真进行计算。 接着，表示单元延迟值的RSF(响应面函数)通过使用最小二乘法产生。 此外，RSF的系数通过参考实际的测量数据进行校正。本申请的专利技术人已经认识到以下要点。可有效处理制造变异性的 统计方法对于改善精度、縮短电路设计/验证的时间是必不可少的。为 此，重要的是通过统计学地考虑制造变异性而对元件和单元进行建模。 这种统计学地考虑制造变异性的建模在下文被称为统计建模。同时，半导体集成电路的制造工艺每天都在发展。随着制造工艺 的成熟，可以想象将改善制造变异性。当制造变异性改善时，可以减 小在电路设计/验证中考虑的余量。这将导致电路面积和能耗的减小。 因此，理想的是随着制造工艺的成熟再次执行单元的统计建模。此外，可能出现以下情况，调节了阱和扩散层的杂质浓度，并由 此改变了晶体管的特性。理想的是同样在这种有目的地改变制造工艺 的情况时再次执行单元的统计建模。然而，单元的建模(表征)需要大量的工艺、时间和成本。如果 未执行重表征以节省时间和成本，则这表示在电路设计/验证中并未体 现出最新的制造工艺。换言之，即使当制造变异性由于制造工艺的成 熟而改善时，将在电路设计/验证中进行考虑的余量也并未改变，并由 此将不能获得电路面积和能耗中的减小的效果。这表示这种半导体集 成电路不能证明其与制造工艺的成熟相应的真实的性能。因此，期待一种在制造工艺改变时无需执行重表征而能够易于更 新统计单元模型(统计单元库)的技术。换言之，期待一种根据制造 工艺的成熟和预定改变可以迅速更新统计单元模型的技术。
技术实现思路
在本专利技术的一个实施方式中，提供一种半导体集成电路的生产方 法。这种生产方法包括生成构成单元的元件的模型参数；使用所述 模型参数执行电路仿真，以生成响应函数，所述响应函数表示所述单元特性对所述模型参数的响应；使用所述响应函数生成统计单元库； 通过使用所述统计单元库设计并验证半导体集成电路；以及制造所述 设计出的半导体集成电路。所述模型参数通过设计值和所述设计值的偏差的分布函数限定。 统计单元库给出单元特性的期望值和统计偏差。单元特性的统计偏差被表示为上述分布函数和灵敏度的乘积。所述灵敏度基于上述响应函数进行计算。来考虑这样一种情况模型参数根据制造工艺的成熟或意图的变 化而变化(更新)。在这种情况下，可以快速地反映限定单元特性的 统计偏差中的模型参数的分布函数的更新。其原因在于模型参数和单 元特性的统计偏差均使用相同的分布函数进行表示。然而，与更新后 模型参数相应的灵敏度可以通过使用预先生成的响应函数而快速地计 算。这样，可以的是，当模型参数变化时快速地更新统计单元库，而不执行电路仿真。这样无需执行单元的重表征。如上所述，可以根据制造工艺的成熟和变化快速地更新统计单元 库。换言之，最先进的制造工艺可以即刻反映在电路设计/验证中。因 此，可以有效地发展半导体集成电路。在本专利技术的其它实施方式中，提供了一种半导体集成电路的设计 方法。这种设计方法包括生成构成单元的元件的模型参数；使用所 述模型参数执行电路仿真，以生成响应函数，所述响应函数表示所述 单元特性对所述模型参数的响应；以及使用所述响应函数生成统计单 元库。模型参数通过设计值和设计值的偏差的分布函数进行限定。统 计单元库给出单元特征的期望值和统计偏差。统计偏差由上述分布函数和灵敏度的乘积表示。基于上述响应函数计算灵敏度。所述设计方法进一步包括当模型参数更新时更新统计单元库，其中使用更新后模型参数和响应函数来更新所述统计单元库，而无需执行电路仿真。 统计单元库用来设计和验证半导体集成电路。根据本专利技术，可以根据制造工艺的成熟和变化而快速更新统计单 元库。换言之，可以在电路设计/验证中即刻反映最新制造工艺。附图说明本专利技术的上述和其它目的、优点和特征将通过以下结合附图对特 定优选实施方式的描述而变得更加明显，图中 图l是示出了本专利技术的实施方式的概念图2是示出了根据本实施方式的开发和生产半导体集成电路的方 法的流程图3是示出了步骤S2中的处理的流程图4是示出了步骤S2中的数据流的概念图5是用于解释统计模型参数的概念图6是示出了关于一种类型的元件的容许偏差范围的实例的概念图7是示出了关于多种类型的元件的容许偏差范围的实例的概念图8是示出了确定容许偏差范围的方法的实例的概念图9是示出了响应函数数据的生成处理的流程图10是示出了容许偏差范围的余量的概念图ll是示出了关于内核宏电路的生成统计模型参数的方法的实例 的概念图12是示出了步骤S3到S5中的数据流的概念图； 图13是示出了反馈规则的示例的流程图；以及 图14是示出了电路设计系统的构造的框图。具体实施例方式现将参考示出的实施方式在此描述本专利技术。本领域的技术人员将 认识到使用本专利技术的教导可以实现多种可选择的实施方式，而且本发 明并不限于为了说明目的而示出的实施方式。1.概要图l概念性地示出了本专利技术的实施方式。作为统计单元库的实例， 对统计地给出单元的延迟值的单元延迟本文档来自技高网...

【技术保护点】
一种半导体集成电路的生产方法，包括：　生成构成单元的元件的模型参数，其中，所述模型参数通过设计值和所述设计值的偏差的分布函数限定；　使用所述模型参数执行电路仿真，以生成响应函数，所述响应函数表示所述单元的特性对所述模型参数的响应；　使用所述响应函数生成统计单元库，其中所述统计单元库给出单元的所述特性的预测值和统计偏差，其中所述统计偏差表示通过所述分布函数和灵敏度的乘积来表示，其中所述灵敏度基于所述响应函数进行计算；　当所述模型参数被更新时，更新所述统计单元库，其中在没有执行电路仿真的情况下，使用更新后的所述模型参数和所述响应函数来更新所述统计单元库；　使用所述统计单元库设计并验证半导体集成电路；以及　制造所述设计的半导体集成电路。

【技术特征摘要】
JP 2007-7-11 2007-1826641.一种半导体集成电路的生产方法，包括生成构成单元的元件的模型参数，其中，所述模型参数通过设计值和所述设计值的偏差的分布函数限定；使用所述模型参数执行电路仿真，以生成响应函数，所述响应函数表示所述单元的特性对所述模型参数的响应；使用所述响应函数生成统计单元库，其中所述统计单元库给出单元的所述特性的预测值和统计偏差，其中所述统计偏差表示通过所述分布函数和灵敏度的乘积来表示，其中所述灵敏度基于所述响应函数进行计算；当所述模型参数被更新时，更新所述统计单元库，其中在没有执行电路仿真的情况下，使用更新后的所述模型参数和所述响应函数来更新所述统计单元库；使用所述统计单元库设计并验证半导体集成电路；以及制造所述设计的半导体集成电路。2. 根据权利要求l所述的生产方法，其中当所述分布函数在更新所述模型参数的过程中改变时，所述统计单元库通过在所述统计偏差中替换所述分布函数并且使用所述响应函数再次计算所述灵敏度而被更新。3. 根据权利要求l所述的生产方法，其中当所述设计值在更新所述模型参数的过程中改变时，所述统计单元库通过使用所述响应函数再次计算所述预测值和所述灵敏度而被更新。4. 根据权利要求l所述的生产方法，其中在生成所述模型参数时，生成指示容许偏差范围的容许范围数据，其中所述容许偏差范围为由所述生成的模型参数覆盖的偏差范围 的指标，并且所述容许偏差范围由沿所述分布函数的主分量方向的预 定范围的最大值和最小值限定。5.根据权利要求4所述的生产方法， 其中，所述更新所述统计单元库包括以与所述容许偏差范围相同的方式计算更新后偏差范围，所述更新后偏差范围为通过更新后的所述模型参数覆盖的偏差范围的指标； 将所述更新后偏差范围与所述容许偏差范围进行比较；以及 如果所述更新后偏差范围包括在所述容许偏差范围内，则更新所述统计单元库。6.根据权利要求5所述的生产方法，进一步包括计算指示所述容许偏差范围和所述更新后偏差范围之间的差异的余量；以及将所述计算出的余量反馈到所述半导体集成电路的制造工艺。7.根据权利要求5所述的生产方法，进一步包括 计算指示所述容许偏差范围和所述更新后偏差范围之间的差异的余量；以及将所述计算出的余量反馈到所述半导体集成电路的设计和验证。8.根据权利要求4所述的生产方法，其中在生成所述模型参数时，基于所述容许偏差范围生成作为内 核宏电路的所述模型参数的内核宏模型参数，其中所述内核宏模型参数生成为覆盖芯片之间的全局偏差和芯片 中的局部偏差。9,根据权利要求8的生产方法，其中所述内核宏模型参数被确定使得关于所述内核宏模型参数的所述容许偏差范围包括与所述全局偏差相关的所述容许偏差范围和与 所述局部偏差相关的所述容许偏差范围这两者。10. 根据权利要求4所述的生产方法，进一步包括 计算关于嵌入所述半导体集成电路中的指示器电路的器件特性的所述容许偏差范围；测量包括在所述制造的半导体集成电路中的所述指示器电路的所 述器件特性的实际分布；将所述实际分布与关于所述指示器电路的所述器件特性的所述容 许偏差范围进行比较；以及将比较结果反馈至所述统计单元库的生成或制造工艺。11. 根据权利要求l所述的生产方法， 其中所述设计和验证所述半导体集成电路包括 设计所述半导体集成电路；使用所述统计单元...

【专利技术属性】
技术研发人员：斋藤敏幸，吉野哲夫，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]