半导体器件和制造该半导体器件的方法技术

本发明专利技术提供了一种高电压晶体管，该高电压晶体管包括尺寸较小的有源区。一种半导体器件，其包括：形成于半导体衬底中的隔离区；通过隔离区限定的有源区；在半导体衬底上的有源区内形成的栅电极，栅极绝缘体夹在栅电极和半导体衬底之间；提供在栅电极下方的半导体衬底中的沟道区；位于栅电极的两侧上的源极区和漏极区；位于沟道区和源极区或漏极区之间的漂移区，其中源极区和漏极区中的至少一个至少位于隔离区的一部分上并且通过漂移区连接到沟道区。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体器，更具体涉及一种具有高压晶体管或者高 压晶体管和低压晶体管的半导体器件.
技术介绍
与低压晶体管相比，由于需要长的枏极长度、低浓度扩散区作为漂 移区以及其他因素，高压晶体管尺寸都非常大.目前为止，已经提出了各种技术来降低大尺寸高压晶体管.这些当中，日本专利特开平No.Hei 8 (1996)-97411已经提出了一种关于衬底 在水平方向上縮短横向M0SPET漂移区长度，同时通过在漏极漂移区表面 中形成沟槽保留高电压阻抗的技术，以便在衬底厚度方向上也获得漂移 长度.以下参考在此所附的困17描述制造高压橫向沟槽MOSFBT的方法.在P型衬底1中的P型阱2的表面层中形成沟橫3,且在沟槽3的側 面和底表面的外部附近形成N型漏极漂移区4.之后，用绝緣膜5填充沟 槽3.接下来，通过离子注入形成P型基区8和P型沟道区10,和之后 形成栅电极7，通过离子注入形成N型源极区9和N型漏极区11.而且， 在N型源极区9和N型漏极区11上分别形成电极14和15以便完成高压 橫向沟橫MOSFBT.专利文献l:日本专利特开平No.Hei 8(1996)-9741
技术实现思路
本专利技术解决的技术问趙根据上迷技术，可以一定程度上降低高压晶体管的尺寸.然而，由 于必须在有源区中形成沟橫以及其他因素，这种尺寸降低的高压晶体管 与低压晶体管相比仍然较大.由此，需要进一步降低高压晶体管的尺寸.特别是，在相同村底上具有高压晶体管和低压晶体管的器件的尺寸 受到高压晶体管的尺寸的限制.因此，存在通过小型化低压晶体管不能 提供降低芯片尺寸的效果的问趙.此外，存在限制布局自由度的问題.解决问趙的方式本专利技术人已经发现可以利用一个(多个)隔离区表面作为提供源极区和漏极区中至少一个的一个(多个)位置，来降低具有长的漂移长度 的半导体器件的尺寸。因此，本专利技术提供了一种半导体器件，其包括形成于半导体衬底中的隔离区；由隔离区限定的有源区；在半导体衬底上有源区内部形成的栅电极，槺极绝缘体夹在栅电极和半导体^J底之间；提供在栅电极下方的半导体村底中的沟道区；位于栅电极两侧的源极区和漏极区；以及位于沟道区和源极区或漏极区之间的漂移区，其中源极区和漏极区中的至少一个至少部分位于隔离区上并通过漂 移区连接到沟道区。本专利技术人还发现可以通过在形成用于栅电极的半导体层之前形成位 于一个(多个)隔离区上的用于源极区和/或漏极区的半导体层，可以提 高降低了尺寸的半导体器件中源极区/沟道区/漏极区的对准精确度。本专利技术还提供了制造半导体器件的(第一)方法，其包括步骤在具有隔离区和由隔离区限定的有源区的第一导电类型半导体衬底 上形成第一半导体层，以便在栅极长度方向上跨越在有源区一侧上的隔 离区到其另一侧上的隔离区；在半导体衬底中，在第一半导体层下方的有源区中的将成为沟道区的一部分的两側上形成第二导电类型的低浓度区，和同时或预先或随后至少在于半导体衬底中形成的第二导电类型低浓度区上和在隔离区上的 第一半导体层中形成第二导电类型低浓度区；去除至少在将成为沟道区的部分上方的第一半导体层，以便分割第 一半导体层；在半导体衬底上和分割的第 一半导体层之间形成栅极绝缘体； 在栅极绝缘体和分割的第一半导体层上形成第二半导体层，绝缘膜 夹入第二半导体层和分割的第一半导体层之间；和通过将分割的第一半导体层的至少一部分处理成第二导电类型高浓 度区形成源极区和漏极区，该部分位于隔离区上，和同时或预先或随后 通过将第二半导体层处理成第二导电类型高浓度区形成栅电极。而且，本专利技术人已经发现，当制造上述半导体器件时，可以通过使用多晶硅埋入技术用于形成位于隔离区和连接至其的漂移区上的源极区 或漏极区，有效地制造另一种减小尺寸的半导体器件。本专利技术还提供了制造半导体器件的(第二)方法，其包括步骤 在具有隔离区和由隔离区限定的有源区的第一导电类型半导体衬底 中，在将成为沟道区的一部分的两侧上形成第二导电类型4氐浓度区； 在半导体衬底中，在将成为沟道区的该部分上形成栅电极，栅极绝缘体夹入栅电极和半导体衬底之间； 在半导体衬底上形成绝缘层；在绝缘层中形成开口，以便暴露出形成于半导体衬底中的第二导电 类型低浓度区和隔离区；通过用半导体材料填充开口以形成半导体层； 在半导体层中形成第二导电类型低浓度区，以便与半导体衬底中的第二导电类型低浓度区接触；和通过将部分半导体层处理成第二导电类型高浓度区以形成源极区和 漏极区。本专利技术的优点根据本专利技术的半导体器件，可以极大地降低其尺寸同时保持所需的 漂移长度。由于源极区和/或漏极区的至少部分位于一个(多个)隔离区上，导电容降低，因此本专利技术的半导体器件能较快运行。根据本专利技术制造半导体器件的第一方法，由于可以以自对准方式确 定栅极长度，因此可以进一步降低芯片尺寸。根据该方法，还可以提供具有改善了源极区/沟道区(栅电极)/漏 极区的对准精确度的半导体器件。根据本专利技术制造半导体器件的第二方法，可以通过适当设置埋入半 导体层的厚度来制造具有不同的所需漂移长度的半导体器件。附图说明图1-1是在不同处理步骤中的一组截面图(a)至(c)，其示出了 根据本专利技术的半导体器件及其制造方法的一个实施例(实例1);图1-2是在不同处理步骤中的一组截面图(d)至(f ),其示出了 根据本专利技术的半导体器件及其制造方法的设计实例(实例1);图2-1是在不同处理步骤中的一组截面图(a)至(c)，其示出了根据本专利技术的半导体器件及其制造方法的另一个实施例(实例2);图2-2是在不同处理步骤中的一组截面图(d)至(f )，其示出了根据本专利技术的半导体器件及其制造方法的实施例(实例2);图3-1是在不同处理步骤中的一组截面图(a)至(d)，其示出了 根据本专利技术的半导体器件及其制造方法的另一个实施例(实例3);图3-2是在不同处理步骤中的一组截面图(e)至(h)，其示出了 根据本专利技术的半导体器件及其制造方法的实施例(实例3);图4-1是在不同处理步骤中的一组截面图(a)至(d)，其示出了 根据本专利技术的半导体器件及其制造方法的另一个实施例(实例4 );图4-2是在不同处理步骤中的一组截面图(e)至(h)，其示出了 根据本专利技术的半导体器件及其制造方法的实施例(实例4 );图5-1是在不同处理步骤中的一组截面图(a)至(d)，其示出了 根据本专利技术的半导体器件及其制造方法的另一个实施例(实例5);图5-2是在不同处理步骤中的一组截面图(e)至(h)，其示出了 根据本专利技术的半导体器件及其制造方法的实施例(实例5);图6-1是在不同处理步骤中的一组截面图(a)至(d),其示出了 根据本专利技术的半导体器件及其制造方法的另一个实施例(实例6);图6-2是在不同处理步骤中的一组截面图(e)至(h),其示出了 根据本专利技术的半导体器件及其制造方法的实施例(实例6);图7-1是在不同处理步骤中的一组截面图(a)至(d)，其示出了 根据本专利技术的半导体器件及其制造方法的另一个实施例(实例7);图7-2是在不同处理步骤中的一组截面图(e)至(h)，其示出了 根据本专利技术的半导体器件及其制造方法的实施例(实例7 );图8-1是在不同处理步骤中的一组截面图(a)至(d)，其示出了 根据本专利技术的半导体器件及其制造方法的另一个实施例(实例8);图本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：　在半导体衬底中形成的隔离区；　通过隔离区限定的有源区；　在半导体衬底上的有源区内形成的栅电极，栅极绝缘体夹在该栅电极和该半导体衬底之间；　提供在该栅电极下方的半导体衬底中的沟道区；　位于该栅电极的两侧上的源极区和漏极区；和　位于该沟道区和该源极区或该漏极区之间的漂移区，　其中该源极区和该漏极区中的至少一个至少位于该隔离区的一部分上，并且经由漂移区连接到该沟道区。

【技术特征摘要】
【国外来华专利技术】JP 2005-11-29 344660/2005;JP 2006-3-23 081407/20061.一种半导体器件，其包括在半导体衬底中形成的隔离区；通过隔离区限定的有源区；在半导体衬底上的有源区内形成的栅电极，栅极绝缘体夹在该栅电极和该半导体衬底之间；提供在该栅电极下方的半导体衬底中的沟道区；位于该栅电极的两侧上的源极区和漏极区；和位于该沟道区和该源极区或该漏极区之间的漂移区，其中该源极区和该漏极区中的至少一个至少位于该隔离区的一部分上，并且经由漂移区连接到该沟道区。2. 如权利要求1的半导体器件，其中位于所述隔离区上的所述源极 区和漏极区中的至少一个被提供在跨越隔离区和有源区形成的半导体层 中。3. 如权利要求2的半导体器件，其中位于隔离区上的源极区和漏极 区中的至少一个由整个半导体层形成，并且漂移区被提供在有源区中的 半导体衬底的表面层中。4. 如权利要求2的半导体器件，其中所述源极区和漏极区中的至少 一个位于半导体层的一部分中，该部分位于隔离区上或上方，并且漂移区,皮提供在半导体层中和有源区内的半导体衬底的表面层中。5. 如权利要求4的半导体器件，其中在半导体层中，位于隔离区上的所述源极区和漏极区中的至少一个被提供在漂移区上。6. 如权利要求5的半导体器件，其中该半导体层的厚度从600nm至 2000nm。7. 如权利要求5的半导体器件，其中该半导体层的厚度从600nm到 1100nm。8. 如权利要求5的半导体器件，其中该半导体层是多晶硅层。9. 如权利要求4的半导体器件，进一步包括与被提供在半导体层中 的漂移区、以及与被提供在有源区内的半导体衬底的表面层中的漂移区 接触的低电阻区。10. 如权利要求9的半导体器件，其中低电阻区是金属层、或金属硅 化物层或金属氮化物层。11. 如权利要求10的半导体器件，其中低电阻区是铝、钴、铬、钼、镍、钯、钽、鵠、钛、钒或锆层，或者是硅化钴、硅化铬、硅化钼、硅 化镍、硅化钯、硅化钽、硅化鴒、硅化钛、硅化钒或珪化锆的层，或是 氮化钼、氮化钽、氮化鴒、氮化钛或氮化锆层，或是两个或多个上述层 的多层。12. 如权利要求9的半导体器件，其中低电阻区是高浓度杂质扩散层。13. 如权利要求12的半导体器件，其中构成低电阻区的高浓度杂质 扩散层通过穿过半导体层将杂质注入到半导体村底的表面层中来形成。14. 如权利要求12的半导体器件，其中构成低电阻区的高浓度杂质 扩散层是至少在半导体衬底中形成的高浓度杂质扩散层。15. 如权利要求12的半导体器件，其中低电阻区的杂质浓度等于位 于隔离区上的源极区和漏极区中的至少一个的杂质浓度。16. 如权利要求1的半导体器件，其中该栅电极由半导体制成，并且 其杂质浓度等于位于隔离区上的源极区和漏极区中的至少一个的杂质浓 度。17. 如权利要求1的半导体器件，其中通过处理在隔离区和有源区上 形成的单层半导体膜，形成位于隔离区上的源极区和漏极区中的至少一 个、和栅电极。18. 如权利要求1的半导体器件，其中位于隔离区上的源极区和漏极 区中的至少一个具有与所述栅电极的上表面处于相同平面的上表面。19. 如权利要求...

【专利技术属性】
技术研发人员：福井雄司，疋田智之，榎本修治，吉野和彦，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]