半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法：包括提供一半导体衬底，在所述衬底表面形成栅极；沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；在所述氧化硅层表面沉积氮化硅层；刻蚀所述氮化硅层在所述栅极两侧形成侧壁间隔物；在所述侧壁间隔物两侧的衬底中形成源极和漏极；图案化所述氧化硅层；在所述栅极、源极和漏极表面形成金属硅化物。本发明专利技术的半导体器件的制造方法可防止侧壁间隔物下方凹陷的产生，并简化了制造工艺。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种金属氧化物半导体(MOS)器件的制造方法。
技术介绍
金属硅化物在VLSI/ULSI器件技术中起着非常重要的作用。自对准 硅化物(Salicide )工艺已经成为近期在超高速CMOS逻辑大规模集成电 路中形成金属硅化物的关键制造工艺之一 ，它给高性能逻辑器件的制造 提供了诸多好处。该工艺同时减小了源/漏电极和栅电极的薄膜电阻，降 低了接触电阻，并缩短了与栅极相关的RC延迟。自对准技术中，在由形 成于半导体衬底上的杂质扩散层构成的MOSFET的源、漏区域和由多晶 硅构成的栅极上，形成金属与半导体例如硅(Si)的反应生成物，即金属 硅化物。金属硅化物可以用来提供位于金属线和衬底接触区域之间的接 触面，例如多晶硅栅极、硅衬底上的源极和漏极之间的连接。采用金属 硅化物能够得到良好的低电阻接触，降低上层互连结构的接触孔与晶体 管各极的接触电阻。采用自对准工艺时需要在衬底表面、栅极外侧的侧壁间隔物(offset spacer )的表面以及栅极顶部表面形成自对准阻挡层(Salicide Barrier, SAB)。侧壁间隔物为包括在栅极侧面形成的氧化硅和在该氧化硅表面 形成的氮化硅的ON结构。申请号为200410076817.3的中国专利申请介 绍了一种MOS器件的侧壁间隔物结构和金属硅化物的形成方法。图l至 图6为MOS器件形成金属硅化物的剖面示意图。如图1所示，在衬底 IOO表面具有栅极氧化层101和栅极106,在栅极侧面形成有一层很薄的 氧化层105以修复刻蚀栅极时造成的栅极表面损伤。在氧化层105外表 面形成由氮化硅104、氧化硅103和另 一层氮化硅102组成的侧壁间隔物。其中氧化硅层103的材料为在较低的温度下淀积而成的低温氧化物(Low Temperature Oxide,LTO )。然后，如图2所示，淀积形成自对准阻挡层107,该层覆盖衬底100 表面、侧壁间隔物表面以及栅极顶部表面。通过光刻、刻蚀工艺图案化 所述自对准阻挡层107,形成对应4册极、源纟及和漏极金属硅化物位置的开 口 110、 120、和130,如图3所示。随后，如图4所示，在开口中沉积 金属并经过热退火形成栅极、源极和漏极金属硅化物111、 121和131。接下来如图5所示，形成金属硅化物后，需要去除自对准阻挡层107。 通常自对准阻挡层107的厚度在350A左右，去除自对准阻挡层107时首 先采用干法刻蚀工艺刻蚀掉250A左右，剩下75A左右的自对准阻挡层 107在利用氩氟酸HF进行湿法清洗。但是，由于在高端工艺中，特别是 在90nm以下工艺节点，干法刻蚀易产生孩(加载效应(micro loading effect),使得刻蚀速率下降。若加大刻蚀强度，则极易破坏衬底有源区 (Active Area, AA);若降低刻蚀强度，则剩余的自对准阻挡层107会过 厚，势必需要更长的湿法清洗时间。由于自对准阻挡层107的材料为密 度4^高的富硅氧化物(silicon Rich Oxide, SRO ),而侧壁间隔物中的氧 化硅层103的材料为质地比较疏松的LTO,在利用氬氟酸腐蚀时，氢氟 酸对上述两种材料LTO与SRO的腐蚀选择性较低，为5: 1左右。因此 在利用氢氟酸长时间腐蚀自对准阻挡层107时极易对氧化硅层103造成 过度4fe蚀，导致在侧壁间隔物下方出现如图6所示的凹陷200和200，， 使沟道的有效长度进一步缩短，影响器件的电学性能。
技术实现思路
本专利技术的目的在于提供一种，可防止侧壁间 隔物下方凹陷的产生，并简化了制造工艺。为达到上述目的，本专利技术提供的一种包括提供一半导体衬底，在所述衬底表面形成栅极；沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；在所述氧化硅层表面沉积氮化硅层； 刻蚀所述氮化^s圭层在所述4册极两侧形成侧壁间隔物； 在所述侧壁间隔物两侧的衬底中形成源才及和漏才及； 图案化所述氧化硅层；在所述栅极、源极和漏极表面形成金属硅化物。优选地，所述氧化硅层为低温氧化硅LTO。优选地，所述低温氧化硅LTO利用低压化学气相淀积工艺形成。优选地，所述低温氧化硅LTO的厚度为50-350A。优选地，所述刻蚀的刻蚀剂为三氟曱烷CHF3。优选地，图案化后的氧化硅层具有对应栅极、源极和漏极位置的开c 。另一方面，提供了一种自对准阻挡层的形成方法，包括 提供一半导体衬底，在所述衬底表面形成栅极； 沉积氧化硅层，所述氧化层覆盖所述衬底和栅极； 在所述氧化硅层表面沉积氮化硅层；刻蚀所述氮化硅层以露出所述氧化硅层，并在所述栅极两侧形成侧 壁间隔物；在所述侧壁间隔物两侧的衬底中形成源极和漏才及； 图案化所述氧化硅层。优选地，所述氧化硅层为低温氧化硅LTO。优选地，所述低温氧化硅LTO利用低压化学气相淀积工艺形成。优选地，所述低温氧化硅LTO的厚度为50-350A。优选地，所述刻蚀的刻蚀剂为三氟甲烷CHF3。优选地，图案化后的氧化硅层具有对应斥册极、源极和漏极位置的开C 。与现有技术相比，本专利技术具有以下优点本专利技术的半导体器件制造方法，在栅极和衬底表面沉积LTO氧化 硅层和氮化硅层后，在刻蚀形成侧壁间隔物的过程中仅刻蚀掉LTO氧 化层表面的氮化硅层，而保留该LTO氧化硅层直接作为自对准阻挡层。 利用LTO氧化硅层作为自对准阻挡层形成金属硅化物不但能够简化工 艺，而且在形成金属硅化物之后，该层无需去除，可直接进行后工艺。 因此从根本上解决了由于过度腐蚀LTO氧化硅层所产生的凹陷现象。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上 述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记 指示相同的部分。并未刻意按比例绘制附图，重点在于示出本专利技术的主 旨。在附图中，为清楚明了，放大了层和区域的厚度。图1至图6为现有MOS器件形成金属硅化物过程的器件剖面示意图7至图10为说明根据本专利技术实施例的MOS器件金属硅化物形成 过程的器件剖面示意图。所述示意图只是实例，其在此不应过度限制本专利技术保护的范围。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了具体细节以便于充分理解本专利技术。但是本发 明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以 在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的 具体实施的限制。本专利技术提供的半导体器件及其制造方法特别适用于特征尺寸在65nm及以下的半导体器件及其制造。所述半导体器件不仅是MOS晶体 管，还可以是CMOS (互补金属氧化物半导体器件)中的PMOS晶体 管和NMOS晶体管。图7至图11为根据本专利技术优选实施例的MOS器件形成金属硅化物 过程的器件剖面示意图，所述示意图只是实例，其在此不应过度限制本 专利技术保护的范围。首先如图7所示，本专利技术的半导体器件制造方法在半 导体衬底IOO表面形成栅极结构，栅极结构包括在半导体衬底100表面 形成的栅极氧化层101和4册才及106。衬底100可以是单晶、多晶或非晶 结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。或者还可以 包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑 化镓。本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法：包括　提供一半导体衬底，在所述衬底表面形成栅极；　沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；　在所述氧化硅层表面沉积氮化硅层；　刻蚀所述氮化硅层在所述栅极两侧形成侧壁间隔物；　在所述侧壁间隔物两侧的衬底中形成源极和漏极；　图案化所述氧化硅层；　在所述栅极、源极和漏极表面形成金属硅化物。

【技术特征摘要】
1、一种半导体器件的制造方法包括提供一半导体衬底，在所述衬底表面形成栅极；沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；在所述氧化硅层表面沉积氮化硅层；刻蚀所述氮化硅层在所述栅极两侧形成侧壁间隔物；在所述侧壁间隔物两侧的衬底中形成源极和漏极；图案化所述氧化硅层；在所述栅极、源极和漏极表面形成金属硅化物。2、 如权利要求1所述的方法，其特征在于所述氧化硅层为低温 氧化硅LTO。3、 如权利要求2所述的方法，其特征在于所述低温氧化硅LTO 利用低压化学气相淀积工艺形成。4、 如权利要求3所述的方法，其特征在于所述低温氧化硅LTO 的厚度为50-350A。5、 如权利要求1所述的方法，其特征在于所述刻蚀的刻蚀剂为 三氟曱烷CHF3。6、 如权利要求1所述的方法，其特征在于图案化后的氧化硅层 具有对应栅-极、源极和漏极位置的开口。7、 一种...

【专利技术属性】
技术研发人员：魏莹璐，何学缅，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[]