具有多阶输出功能的缺陷检测系统及方法技术方案

一种具多阶输出功能的缺陷检测系统及方法，利用多阶信号检测技术以检测一集成电路的缺陷，缺陷检测系统使用一模／数转换器将一模拟读出信号转换为一具有多个位的输出码。缺陷检测方法包含一开路检测方法及一短路检测方法，开路及短路检测方法均包含一校正方法及一检测方法。校正方法是根据一预设码以设定在检测方法中，模／数转换器所需的一预设参考电压。检测方法利用预设参考电压及预设码以产生具有多个位的输出码，并根据输出码检测集成电路是否具有开路或短路缺陷及执行缺陷状态分类。

【技术实现步骤摘要】

本专利技术涉及一种用于半导体线路;险测的缺陷检测系统及方法，特别涉及 一种用于半导体线路检测的具多阶输出功能的缺陷检测系统及方法。
技术介绍
在集成电路的制作过程中，诸如掺杂工艺、沉积工艺、图案屏蔽工艺、 及金属化工艺等，各种工艺的因素常常是环环相扣，前一个工艺步骤所产生 的缺陷往往在下一个或是之后的工艺中也产生相对应的缺陷，以至于造成最 后产品良率上的问题，而随着半导体工艺中元件尺寸的不断缩小与电路积集 度的不断提高，极微小的缺陷或微粒对集成电路品质的影响也日趋严重。因 此，为维持产品品质的稳定，通常在进行各项半导体工艺的同时，亦须针对 所生产的集成电路进行缺陷检测，以根据检测的结果来分析造成这些缺陷的 根本原因，之后才能进一 步藉由工艺参数的调整来避免或减少缺陷的产生， 也就是说，能实时地对已产生的缺陷做出分析，找出缺陷发生的原因，并加 以排除，不但已成为品保技术的核心能力之一，更是快速开发新半导体工艺 的关键。在集成电路中，常被检测是否具有缺陷的导电线路包含多晶硅导电线路、扩散导电线路、金属导电线路、及N型或P型掺杂井导电线路，而常被 检测是否具有缺陷的电性隔离路径是包含没有电性连接的二相邻导电线路。 当有缺陷被冲企测到时，可藉由失效分析(failure analysis)技术分析缺陷发 生的原因是来自工艺材料问题、程序配方(process recipe)问题、制造环境 空气污染、生产人员操作问题、或生产机器问题等，以期能快速改良集成电 路工艺，而降低生产成本或开发成本。请参考图1 ，图1示出了现有用以检测集成电路缺陷的一缺陷检测系统 IOO的示意图。缺陷检测系统100包含一读出放大器110、 一电位下拉晶体管 115、选择晶体管112与122、及一选择电路190。电位下拉晶体管115的栅 极接收一使能信号Venable。选择晶体管112与122的栅极均电连接至选择 电路190,用以选择一检测路径150作为待测的检测路径。 一检测输入端140 耦合至选择晶体管122，用以输入一输入电压Vin。读出放大器IIO具有一第一端点接收一模拟读出信号Sanalog、 一第二 端点接收一参考电压Vref、及一输出端点输出一输出信号Sout。通常，读出 放大器110的第一端点及检测输入端140分别耦合至二组多个晶体管，而此 二组多个晶体管的栅极均耦合至选择电路190，用以从多条检测路径中选择 一条检测路径作为待测的检测路径。基本上，由读出放大器110所输出的输出信号Sout是一2阶信号，类似 一l位数字信号，只能提供二种状态用以判断是否有缺陷存在。因此，缺陷 检测系统100的功能使用弹性相当受限，也就是说，在某些检测状况中，若 要求提供多阶输出信号以作失效分析时，现有缺陷检测系统100就不能满足 所需。
技术实现思路
依据本专利技术的实施例，其揭露一种具多阶输出功能的缺陷检测系统，用 以检测一集成电路的一检测路径的缺陷。缺陷检测系统包含一模/数转换器、 一检测输入端、以及一电位下拉元件。沖莫/数转换器具有一输入端、 一参考输 入端及一输出端口 ，输入端耦接至检测路径的一第一端点。检测输入端耦接 至检测路径的一第二端点。电位下拉元件耦合于模/数转换器的输入端与接地 端之间。依据本专利技术的实施例，其另揭露一种检测一集成电路的一检测路径的开 路缺陷的开路检测方法。开路检测方法包含一校正方法及一检测方法。开路 检测方法的校正方法包含耦接一电位下拉元件于一模/数转换器的一输入端 与接地端之间，耦接一开路检测校正路径于模/数转换器的输入端与一检测输 入端之间，输入一输入电压至检测输入端，输入一参考电压至模/数转换器的 一参考输入端，以及调整参考电压使模/数转换器所输出的一输出码等于一预 设码，并设定此时被调整的参考电压为一预设参考电压。开路;险测方法的检 测方法包含耦接一电位下拉元件于一模/数转换器的一输入端与接地端之间， 耦接一检测路径于模/数转换器的输入端与一检测输入端之间，输入一输入电 压至检测输入端，输入由开路检测的校正方法所设定的 一预设参考电压至模/ 数转换器的一参考输入端，以及根据模/数转换器的一输出码判断检测路径是否具有开路缺陷。依据本专利技术的实施例，其另揭露一种才全测一集成电路的一检测路径的短 路缺陷的短路检测方法。短路检测方法包含一校正方法及一;f企测方法。短路 检测方法的校正方法包含耦接一电位下拉元件于一模/数转换器的一输入端 与接地端之间，耦接一短路检测校正路径于模/数转换器的输入端与一检测输 入端之间，输入一输入电压至检测输入端，输入一参考电压至模/数转换器的 一参考输入端，以及调整参考电压使模/数转换器所输出的一输出码等于一预 设码，并设定此时被调整的参考电压为一预设参考电压。短路检测方法的检 测方法包含耦接一 电位下拉元件于一模/数转换器的 一输入端与接地端之间， 耦接一检测路径于模/数转换器的输入端与一检测输入端之间，输入一输入电 压至检测输入端，输入由短路检测的校正方法所设定的 一预设参考电压至模/ 数转换器的 一参考输入端，以及根据模/数转换器的 一输出码判断检测路径是 否具有短路缺陷。附图说明图1显示现有用以检测集成电路缺陷的一缺陷检测系统的示意图。图2显示根据本专利技术一实施例的用以检测集成电路缺陷的一缺陷检测系统的示意图。图3显示图2的模/数转换器的内部结构示意图。图4显示根据本专利技术一较佳实施例的缺陷检测系统的示意图。图5显示检测集成电路开路缺陷的开路检测的校正电路示意图。图6显示执行开路检测的校正方法流程图。图7显示检测集成电路开路缺陷的开路检测的检测电路示意图。图8显示执行开路检测的检测方法流程图。图9显示检测集成电路短路缺陷的短路检测的校正电路示意图。图10显示执行短踏4企测的校正方法流程图。图11显示检测集成电路短路缺陷的短路检测的检测电路示意图。图12显示执行短路检测的检测方法流程图。附图符号说明100、 200 在夹陷;险测系统 110 读出放大器 电位下拉晶体管m、 122选择晶体管140、 240、540、541、 940、 941冲企测^r入端150、 250、580、980冲企测^各径190、 290选择电路210、 510、910模/数转换器215电^立下纟立元〈牛221第一选择晶体管222第二选择晶体管225多个第一选择晶体管226多个第二选4奪晶体管255多条检测路径310多个电阻330多个比较器360编码器515、 915电位下纟立电阻550开^各;险测一交正^各径950短路检测校正路径Sana log模拟读出信号Sdigital输出码Sout输出信号Venable使能信号Vin输入电压Vref参考电压S610-S650、S810-S870、S1010-S1050、S1210-S1270步骤具体实施例方式请参考图2，图2是显示根据本专利技术一实施例的用以检测集成电路缺陷 的一缺陷检测系统200的示意图。缺陷检测系统200包含一模/数转换器(analog-to-digital converter, ADC) 210、 一电位下拉元件(pull-down device) n、 一第一选择晶体管221、 一第二选择晶体管222、及一选择电路 290。第二选择晶体管具本文档来自技高网...

【技术保护点】
一种具多阶输出功能的缺陷检测系统，用以检测一集成电路的一检测路径的缺陷，包含：　一模／数转换器，具有一输入端、一参考输入端及一输出端口，该输入端耦接至该检测路径的一第一端点；　一检测输入端，耦接至该检测路径的一第二端点；以及　一电位下拉元件，耦合于该模／数转换器的该输入端与接地端之间。

【技术特征摘要】
1.一种具多阶输出功能的缺陷检测系统，用以检测一集成电路的一检测路径的缺陷，包含一模/数转换器，具有一输入端、一参考输入端及一输出端口，该输入端耦接至该检测路径的一第一端点；一检测输入端，耦接至该检测路径的一第二端点；以及一电位下拉元件，耦合于该模/数转换器的该输入端与接地端之间。2. 如权利要求1所述的缺陷检测系统，另包含 一选择电路；多个第一晶体管，每一第一晶体管具有一源极、 一漏极及一栅极，该源 极与该漏极耦合于该模/数转换器的该输入端及一相对应的检测路径的 一第 一端点之间，该栅极耦合于该选择电路；以及多个第二晶体管，每一第二晶体管具有一源极、 一漏极及一栅极，该源 极与该漏极耦合于该检测输入端及一相对应的检测路径的一第二端点之间， 该栅极耦合于该选择电路；其中，该选择电路可使能一第一晶体管及一第二晶体管以选择一相对应 的才全测^各径。3. 如权利要求1所述的缺陷检测系统，其中，该电位下拉元件是一晶体 管，具有耦接至接地端的一源极、耦接至该模/数转换器的该输入端的一漏极、 及接收一使能信号的一栅极。4. 如权利要求1所述的缺陷检测系统，其中，该电位下拉元件是一电阻， 耦合于该模/数转换器的该输入端及接地端之间。5. 如权利要求1所述的缺陷检测系统，其中，该缺陷检测系统整合于一 待测晶片。6. 如权利要求1所述的缺陷检测系统，其中，该缺陷检测系统整合于一 待测芯片。7. 如权利要求1所述的缺陷检测系统，其中，该模/数转换器包含 多个比较器，每一比较器具有一第一输入端、 一第二输入端及一输出端，该第 一输入端耦合至该模/数转换器的该输入端；多个电阻，所述电阻以串连方式耦合于该模/数转换器的该参考输入端与 接地端之间，所述电阻的相邻电阻的连接节点电连接至一相对应的比较器的 该第二输入端；以及一编码器，具有多个输入端及多个输出端，每一输入端电连接至一相对 应的比较器的该输出端。8. 如权利要求7所述的缺陷检测系统，其中，该编码器是一优先编码器。9. 一种检测一集成电路的 一检测路径的开路缺陷的 一开路检测的校正方 法，包含耦接一 电位下拉元件于 一模/数转换器的 一输入端与接地端之间； 耦接一开路检测校正路径于该模/数转换器的该输入端与 一检测输入端 之间；输入一输入电压至该;险测输入端； 输入一参考电压至该模/数转换器的一参考输入端；以及 调整该参考电压使该模/数转换器所输出的一输出码等于一预设码，并设 定此时被调整的该参考电压为 一预设参考电压。10. 如权利要求9所述的校正方法，其中，该预设码是该模/数转换器所 输出的该输出码的一中值码。11. 如权利要求9所述的校正方法，其中，该模/数转换器所输出的该输 出码是一3位码，该预设码是100。12. —种检测 一 集成电路的 一检测路径的开路缺陷的 一开路检测的检测 方法，包含耦接一电位下拉元件于一模/数转换器的一输入端与接地端之间； 耦接一检测路径于该模/数转换器的该输入端与一检测输入端之间； 丰lr入一llr入电压至该;险测l命入端；输入由开路检测的校正方法所设定的 一预设参考电压至该模/数转换器 的一...

【专利技术属性】
技术研发人员：王建国，高泰启，廖作祥，李渊哲，孙郁明，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]