高压ＭＯＳ晶体管制造技术

本发明专利技术公开了一种高压ＭＯＳ晶体管，其包含基底、绝缘物、源极掺杂区、栅极、漏极掺杂区、多个掺杂区、多个离子阱以及设于该基底上的第一介电层。该高压ＭＯＳ晶体管还包含设于该第一介电层上方的多个第一场电极环以及第一导电层，且该第一导电层分别与该漏极以及至少一个该第一场电极环电连接。

【技术实现步骤摘要】

本专利技术涉及一种高压MOS晶体管，特别是一种具有多个第一场电极环 的高压MOS晶体管，并通过施加有源电压于至少一个该第一场电极环，以 緩和该高压M()S晶体管内的电场变化，以防止该高压M()S晶体管的周边 崩溃。
技术介绍
今日的电力系统所供给的电大多是频率为50Hz或60Hz、电压从100V 到240V不等的交流电压源，由于机电设备所需的电压、频率不一，因此在 机电设备内常利用电子元件的开关动作，配合电感、电容、电阻、变压器等 被动元件，以达到电源转换及控制的目的，以供给机电设备所需的电压及频 率。例如，新型的空调系统采用主导低压输出给内部电子设备的供电系统， 此一供电系统由 一个内部的电源开关调控欲输出的电压大小，将来自外部的 电压大小降至内部机电设备的运作，以供机电设备利用电压，同时该理想的 电源开关必须具备效率高、重量轻、尺寸小、待机功耗低等多个重要特性。由于高压金属氧化物半导体(high-voltage metal-oxide semiconductor,以 下简称HV MOS)晶体管具有开关的特性，故已被广地应用在中央处理器电 源供应(CPU power supply)、 电管理系统(power management system)、 直流/ 交流转换器(AC/DC converter), LCD与等离子体电视驱动器、车用电子、电 脑周边、小尺寸直流马达控制器、以及消费性电子产品等领域。一般来说，来自HVMOS晶体管外部的电源多以交流电的形式供应，考 量到交流电的振幅变化，平均电压为240V的交流电源在瞬间的电压差将可 能高达600V或以上，将超过大多数现存HV MOS晶体管的崩溃电压 (breakdown voltage),而造成HV MOS晶体管的损坏，因此，当务的急必须 设计出在高压环境下仍可正常运作的HV MOS晶体管，以符合实务上的需 求。
技术实现思路
本专利技术涉及一种高压MOS晶体管，特别是一种在基底上方设有多个场电极环的高压MOS晶体管，并通过施加有源电压于至少一个该场电极环， 以改变基底内的电场，以防止高压MOS晶体管的周边崩溃。为达上迷目的，本专利技术提供一种高压MOS晶体管，其包含具有第一导 电性的基底、具有第二导电性的源极掺杂区(source)、具有该第二导电性的漏 极掺杂区(drain)、至少第二掺杂区以及一 包围该第二掺杂区的第三离子阱。 此外，高压MOS晶体管还包含有设于部分的该第三离子阱上的绝缘物以及 设于该源极掺杂区与该绝缘物间的该基底表面的栅极介电层，且该栅极介电 层表面设有延伸到该绝缘物上的栅极。该高压MOS晶体管还包含第一介电 层，覆盖该栅极、这些掺杂区及该绝缘物，同时该第一介电层上设置有多个 第一场电极环(field plate ring)以及横越这些第一场电极环的第一导电层(first conductive layer),其中该第一导电层具有电连接该漏极掺杂区的第一端、与 至少 一该第 一场电极环电连接的第二端以及电连接连接垫的第三端。本专利技术的特点在于通过第 一导电层、漏极、和第 一场电极环间的电连接， 使第一场电极产生电场，緩和高压MOS晶体管在运作时，基底内第二掺杂 区与第三离子阱间邻近漏极的交界面附近电场过于集中的现象，因此本专利技术 的高压MOS晶体管的崩溃电压可达700伏特(V)以上，并具有超越已知HV M()S晶体管承载电压的能力。附图说明图1及图2为依据本专利技术的第一优选实施例所绘示的一高压MOS晶体 管的结构示意图。图3为依据本专利技术的第二优选实施例所绘示的另一高压MOS晶体管的 结构示意图。图4为依据本专利技术的第三优选实施例所绘示的又一高压MOS晶体管的 结构示意图。图5与图6为依据本专利技术的第四优选实施例的再一高压MOS晶体管的 示意图。图7为绘示本专利技术的高压MOS晶体管运作时电场及电压的关系图。 附图标记说明100、 200、 300、 400 高压MOS晶体管 40 基底 42场氧化层44源极掺杂区46栅极48漏极掺杂区50P型第一掺杂区52P型第一离子阱53高压P型离子阱54N型第二离子阱56深N型第三离子阱58场氧化层60P型第二掺杂区62栅极介电层64第一介电层68第一导电层70a、70b 、70c、70d、70e第一场电极环76第一端78第二端80连接垫82第三端84第一端点插塞86a、86b 、86c、86d第二场电极环88第二介电层90a、90b 、卯c、90d、卯e第三场电极环94第一导电层96a、96b 、96c 、96d、96e第一场电极环95第一端98连接垫102^ — 二山 弟二-而104第一电压源106第二电压源108第三电压源l]O第四电压源12 第五电压源 具体实施例方式为使本领域的技术人员能更进一 步了解本专利技术，以下列举出具体实例， 并配合图示、元件符号等，仔细说明本专利技术的构成内容及所欲达成的功效。请参阅图1及图2，图1及图2为依据本专利技术的第一优选实施例所绘示 的高压MOS晶体管的结构示意图，其中图1为高压MOS晶体管的剖面示 意图，图2为高压MOS晶体管的俯视图，且图1中A-A'的位置与图2中 A-A，相对应。高压MOS晶体管100制作于基底40上，例如P型硅基底， 与相邻的其他电子元件间由至少一绝缘物所隔绝，例如场氣化层42或至少 一个浅沟槽隔离(STI,图未示)。高压MOS晶体管100包含源极掺杂区44、 栅极46以及漏极掺杂区48,其中源极掺杂区44为高浓度N型掺杂区，其 紧邻于高浓度P型第一掺杂区50,且源极掺杂区44与高浓度P型第一掺杂 区50皆设于P型第一离子阱52中，在场氧化层42下方紧邻P型离子阱52 处则设有高压P型离子阱(high-voltagePdoped well) 53。另夕卜，漏极掺杂区 48为高浓度的N型掺杂区，漏极掺杂区48设于N型第二离子阱54中，且N型第二离子阱54又设于深N型第三离子阱56中，如此，构成三重的梯度 阱结构。如图1所示，高压MOS晶体管100设有一绝缘物，其位于部分的 深N型第三离子阱56上，并紧邻于N型第二离子阱54，且该绝缘物可以是 场氧化层58或是至少一浅沟槽隔离(图未示)；场氧化层58的下方至少设有 P型第二掺杂区60,其位于P型第一离子阱52与N型第二离子阱54之间， 为简化说明，图1仅绘示一个P型第二掺杂区60作为代表，然而本专利技术的 实施并不局限于此，亦可在P型第一 离子阱52与N型第二离子阱54之间设 置多个P型第二掺杂区60。此外，在源极掺杂区44与场氧化层58间的基 底40表面设有栅极介电层62,例如以沉积或热氧化工艺形成的氧化硅层， 而高压MOS晶体管100的栅极46即设置在栅极介电层62上，并且延伸到 场氧化层58上方；同时，高压MOS晶体管100具有第一介电层64披覆栅 极46、这些掺杂区、这些离子阱及场氧化层58。如图1所示，设于高压MOS晶体管100的基底40的P型第二掺杂区 60在与深N型第三离子阱56邻接的交界处，因彼此电性上的差异，在P型 第二掺杂区60的右侧、左侧以及底部分别形成PN结(PN junction),经观察 发现，高压MOS晶体管IOO在运作时，位于P型第二掺杂区60左右两侧的 PN结附近会有电场本文档来自技高网...

【技术保护点】
一种高压ＭＯＳ晶体管，包含：　具有第一导电性的基底；　具有第二导电性的源极掺杂区，设于该基底中；　具有该第二导电性的漏极掺杂区，设于该基底中；　至少一个具有该第一导电性的第二掺杂区，设于该基底中并位于该源极掺杂区与该漏极掺杂区之间；　具有该第二导电性的第三离子阱，设于该基底中并包围该第二掺杂区；　绝缘物，设于部分的该第三离子阱上；　栅极介电层，设于该源极掺杂区与该绝缘物间的该基底表面；　栅极，设于该栅极介电层表面并延伸到该绝缘物上；　第一介电层，覆盖该栅极、这些掺杂区及该绝缘物；　多个第一场电极环，设于该第一介电层之上；以及　第一导电层，横越这些第一场电极环，且该第一导电层具有：　第一端，电连接该漏极掺杂区；　第二端，与至少一个该第一场电极环电连接；以及　第三端，电连接连接垫。

【技术特征摘要】
1.一种高压MOS晶体管，包含具有第一导电性的基底；具有第二导电性的源极掺杂区，设于该基底中；具有该第二导电性的漏极掺杂区，设于该基底中；至少一个具有该第一导电性的第二掺杂区，设于该基底中并位于该源极掺杂区与该漏极掺杂区之间；具有该第二导电性的第三离子阱，设于该基底中并包围该第二掺杂区；绝缘物，设于部分的该第三离子阱上；栅极介电层，设于该源极掺杂区与该绝缘物间的该基底表面；栅极，设于该栅极介电层表面并延伸到该绝缘物上；第一介电层，覆盖该栅极、这些掺杂区及该绝缘物；多个第一场电极环，设于该第一介电层之上；以及第一导电层，横越这些第一场电极环，且该第一导电层具有第一端，电连接该漏极掺杂区；第二端，与至少一个该第一场电极环电连接；以及第三端，电连接连接垫。2. 如权利要求1所述的高压MOS晶体管，其中该高压MOS晶体管包 含具有该第 一导电性的第一掺杂区，其设于该基底中并且紧邻于该源极摻杂 区。3. 如权利要求1所述的高压MOS晶体管，其中该高压MOS晶体管包 含具有该第 一导电性的第 一 离子阱，其设于该基底中并包围该源极掺杂区与 该第一掺杂区。4. 如权利要求1所述的高压MOS晶体管，其中该高压MOS晶体管包 含具有该第二导电性的第二离子阱，其设于该基底中并包围该漏极掺杂区。5. 如权利要求1所述的高压MOS晶体管，其中该第二端相对应位于该 第三离子阱与该第二掺杂区的交界面上方。6. 如权利要求5所述的高压MOS晶体管，其中该交界面为该第二掺杂 区与该第三离子阱间最接近该源极掺杂区的交界面。7. 如权利要求1所述的高压MOS晶体管，其中该高压MOS晶体管还 包含设于该绝缘物上的多个第二场电极环，且这些第二场电极环与这些第一 场电极环呈交错设置。8. 如权利要求1所述的高压MOS晶体管，其中该绝缘物包括场氧化层或至少一浅沟槽隔离。9. 如权利要求1所述的高压MOS晶体管，其中该第一导电性为P型， 该第二导电性为N型。10. 如权利要求1所述的高压MOS晶体管，其中该第一导电层的该第 一端经由第 一端点插塞电连接该漏极。11. 如权利要求1所述的高压MOS晶体管，其中该高压MOS晶体管 还包含第二介电层，覆盖这些第一场电极环与该第 一介电层。12. 如权利要求11所述的高压MOS晶体管，其中该高压MOS晶体 管还包含设于该第二介电层上的多个第三场电极环，且这些第三场电极环与 这些第 一场电极环呈交错设置。13. 如权利要求1所述的高压MOS晶体管，其中这些第一场电极环呈 同心圓、椭圓形、矩形或多边形排列。14. 一种高压MOS晶体管，包含 具有第一导电...

【专利技术属性】
技术研发人员：苏潮源，徐尉伦，李庆民，黄志仁，吴德源，彭俊雄，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[]