栅层形成方法技术

一种栅层形成方法，包括：提供半导体基底；在所述半导体基底上形成多晶硅层；在所述多晶硅层上形成非晶硅层；对所述多晶硅层和非晶硅层执行离子注入操作；对离子注入后的所述非晶硅层执行重晶化操作。一种栅层形成方法，包括：提供半导体基底；在所述半导体基底上形成非晶硅层；在所述非晶硅层上形成多晶硅层；对所述非晶硅层和多晶硅层执行离子注入操作；对离子注入后的所述非晶硅层执行重晶化操作。均可减少穿透效应的产生。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种。
技术介绍
在半导体制程中，通常包含形成用以制作栅极的栅层的步骤。所述 栅极作为器件的重要组成部分，其结构及成份的变化将直接影响器件内 导电沟道的形貌发生变化，由此，为获得所述栅极而进行的形成栅层的 工艺成为制程工程师的主要研究目标。通常，栅层材料包含多晶硅。实践中，掺杂的多晶硅由于具有良好 的电阻可调性、与二氧化硅优良的界面特性、与后续高温工艺的兼容性、 比金属电极更高的可靠性、在陡峭结构上淀积的均匀性以及可实现栅的 自对准工艺而被用作栅层材料。传统工艺中形成栅层的步骤包括在半导体基底上形成多晶硅层； 执行离子注入操作，以调整所述多晶硅的阻值。然而，如图1所示，实际生产发现，利用现有工艺形成栅层时，在进 行多晶硅掺杂后，易产生穿透效应12 (penetration),即掺杂材料击穿 多晶硅层20及其下介质层而进入位于半导体基底10内的器件的导电沟道 区，最终导致器件漏电流过大。如何减少穿透效应的产生成为本领域技 术人员亟待解决的问题。2003年10月22日公开的公告号为CN1125482C的中国专利中提供 了 一种具有P +多晶硅栅极的金属氧化物半导体晶体管的制作方法，包括 首先，形成二氧化硅层于半导体衬底上；随后，形成N型非晶硅层于该二 氧化硅层之上，该非晶硅层以S iH4与P&反应而产生在非晶型硅层中的磷 扩散；再后，形成金属硅化物于该非晶硅之上；继而，离子注入形成？+ 硅层，该P+硅层的形成为利用BF2穿越金属硅化物进入该非晶硅所形成的 具有P+的硅层；然后，对该非晶硅层热处理使其转变为多晶硅层；随后，蚀刻该金属硅化物、该多晶硅层及该二氧化硅层以形成栅极结构；最后， 以离予注入方法形成漏极与源极。该方法利用B F 2穿越硅化鴒形成P + 硅层，即利用磷离子存在于栅极中以牵制固定硼离子而降低硼离子穿透 栅极氧化层现象的发生。换言之，此方法仅用以减少在PMOS晶体管形成 过程中形成P +硅层时穿透效应的产生，适用的制程有限。
技术实现思路
本专利技术提供了一种，可减少穿透效应的产生。 本专利技术提供的一种，包括 提供半导体基底；在所述半导体基底上形成多晶硅层； 在所述多晶硅层上形成非晶硅层； 对所述多晶硅层和非晶硅层执行离子注入操作； 对离子注入后的所述非晶硅层执行重晶化操作。可选地，利用结构控制工艺形成所述多晶硅层；可选地，所述结构 控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流 量中的一种及其组合；可选地，在形成所述多晶硅层之前，包含形成非 晶硅层的步骤；可选地，在形成所述多晶硅层操作与离子注入操作之间， 包含形成间隔相接的非晶硅层和多晶硅层的步骤；可选地，在形成所述 多晶硅层之后，还包含形成非晶硅层的步骤；可选地，所述重晶化操作 的温度范围为750 - 850摄氏度；可选地，所述重晶化操作持续的时间 范围为10~60分钟。本专利技术提供的一种，包括提供半导体基底；在所述半导体基底上形成非晶硅层； 在所述非晶硅层上形成多晶硅层；对所述非晶硅层和多晶硅层执行离子注入操作；对离子注入后的所述非晶硅层执行重晶化操作。可选地，利用结构控制工艺形成所述多晶硅层；可选地，所述结构 控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流 量中的一种及其组合；可选地，所述重晶化操作的温度范围为750 - 850 摄氏度；可选地，所述重晶化操作持续的时间范围为10-60分钟。与现有技术相比，本专利技术具有以下优点本专利技术提供的一种，通过在多晶硅层上形成非晶硅层， 利用非晶硅的各向同性的性质，使其作为阻挡层，以使减少穿透效应的 产生成为可能；此外，利用所述非晶硅层，还可在刻蚀栅层以形成栅极 的过程中以及在形成栅极后去除抗蚀剂层时，减小栅层表面的损伤，使 得减少后续离子注入过程中穿透效应的产生成为可能；本专利技术提供的一种的可选方式，通过控制形成多晶硅层 的工艺参数，以形成具有较小晶粒尺寸的多晶硅层，可增强减少穿透效 应产生的效果，并可使进一步减少后续离子注入过程中穿透效应的产生 成为可能；本专利技术提供的一种的可选方式，通过在形成表面具有非 晶硅层的多晶硅层之前，预先形成非晶硅层，即利用所述非晶硅层作为 辅助阻挡层，可使增强减少穿透效应的产生的效果成为可能；本专利技术提供的一种，通过在形成多晶硅层之前预先形成 非晶硅层，利用非晶硅的各向同性的性质，使其作为阻挡层，以使减少 穿透效应的产生成为可能。附图说明图1为说明现有技术中栅层穿透效应示意图2为说明本专利技术第一实施例的形成^J^层的流程示意图3为说明本专利技术第一实施例的栅层的结构示意图4为说明本专利技术第二实施例的栅层的结构示意图； 图5为说明本专利技术第三实施例的4册层的结构示意图； 图6为说明本专利技术第四实施例的栅层的结构示意图； 图7为说明本专利技术第五实施例的栅层的结构示意图； 图8为说明本专利技术第六实施例的栅层的结构示意图； 图9为说明本专利技术第七实施例的栅层的结构示意图； 图IO为说明本专利技术第八实施例的栅层的结构示意图； 图11为说明本专利技术第九实施例的栅层的结构示意图。 具体实施例方式尽管下面将参照附图对本专利技术进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域技术人员可以修改在此描述的本专利技术 而仍然实现本专利技术的有利效果。因此，下列的描述应当被理解为对于本 领域技术人员的广泛教导，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细 描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混 乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实 现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实 施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下列 说明和权利要求书本专利技术的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助 说明本专利技术实施例的目的。利用现有工艺形成栅层时，在进行多晶硅掺杂后，易产生穿透效应 (penetration),即掺杂材料击穿多晶硅栅层及其下介质层而进入器件导电沟道区，易导致器件漏电流过大。如何减少穿透效应的产生成为本 领域技术人员亟待解决的问题。本专利技术的专利技术人分析后认为，所述穿透效应是由于现有工艺中形成 的栅层的晶粒尺寸较大且晶粒生长方向相对规则，即同一厚度的多晶硅 栅层包含的晶界数目较少，使得掺杂粒子易于穿透所述晶界的阻碍进入 器件导电沟道区后造成的。为抑制穿透效应的发生，本专利技术的专利技术人经 历分析与实践后，提供了一种。应用本专利技术提供的方法形成栅层的步骤包括提供半导体基底；在 所述半导体基底上形成多晶硅层；在所述多晶硅层上形成非晶硅层；对 所述多晶硅层和非晶硅层执行离子注入操作；对离子注入后的所述非晶 硅层执行重晶化操作。如图2所示，作为本专利技术的第一实施例，应用本专利技术提供的方法形成 栅层的具体步骤包括步骤201:提供半导体基底。所述半导体基底为已定义器件有源区并已完成浅沟槽隔离的半导 体衬底。所述半导体基底表面可具有氧化层。所述氧化层材料包含二氧 化硅(Si02)或掺杂铪(Hf )的二氧化硅。所述本文档来自技高网...

【技术保护点】
一种栅层形成方法，其特征在于，包括：　提供半导体基底；　在所述半导体基底上形成多晶硅层；　在所述多晶硅层上形成非晶硅层；　对所述多晶硅层和非晶硅层执行离子注入操作；　对离子注入后的所述非晶硅层执行重晶化操作。

【技术特征摘要】
1.一种栅层形成方法，其特征在于，包括提供半导体基底；在所述半导体基底上形成多晶硅层；在所述多晶硅层上形成非晶硅层；对所述多晶硅层和非晶硅层执行离子注入操作；对离子注入后的所述非晶硅层执行重晶化操作。2. 根据权利要求1所述的栅层形成方法，其特征在于利用结构 控制工艺形成所述多晶硅层。3. 根据权利要求2所述的栅层形成方法，其特征在于所述结构 控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流 量中的一种及其组合。4. 根据权利要求1或2或3所述的栅层形成方法，其特征在于 在形成所述多晶硅层之前，包含形成非晶硅层的步骤。5. 根据权利要求1或2或3所述的栅层形成方法，其特征在于 在形成所述多晶硅层操作与离子注入操作之间，包含形成间隔相接的非 晶硅层和多晶硅层的步骤。6. 根据权利要求1或5所述的栅层形成方法，其特征在于在形 成所述多晶硅层之后，还包含形成非晶硅层的步骤。7. 根据权利要求1所述的栅层...

【专利技术属性】
技术研发人员：居建华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]