晶圆级封装结构及其制作方法技术

本发明专利技术涉及一种晶圆级封装结构，包括一芯片、多个球底金属层以及多个聚合物凸块。芯片具有多个焊垫以及一保护层，其中保护层具有多个第一开口以将焊垫暴露。球底金属层覆盖保护层所暴露出的焊垫。聚合物凸块配置于球底金属层上，其中各聚合物凸块包括一聚合物层、至少一导电柱以及一接合层。聚合物层具有至少一贯孔，而导电柱配置于贯孔中，且接合层覆盖导电柱，并通过导电柱与对应的焊垫电性连接。本发明专利技术可以提高芯片封装体与载板间的电性连接的可靠度。

【技术实现步骤摘要】

本专利技术是有关于一种封装结构及其制作方法，且特别是有关于一种晶圆级 封装结构及其制作方法。
技术介绍
近几年来，随着携带式(portable)电子产品、手持式通讯以及消费性电子 产品的成长性已凌驾于传统个人计算机(PC)产品之上，电子组件不断地朝向 高容量、窄线宽的高密度化、高频、低耗能、多功能整合方向发展。而在集成 电路(integrated circuit, IC)封装技术方面，为配合高输入/输出(I/O)数、高 散热以及封装尺寸縮小化的要求下，使得晶粒级封装(chip scale package, CSP)、 晶圆级封装(wafer level package)等高阶封装技术需求不断升高。有别于传统以单一芯片(die)为加工标的的封装技术，晶圆级封装以晶圆 (wafer)为封装处理的对象，其主要目的在简化芯片的封装制程，以节省时间 及成本。在晶圆上的集成电路制作完成以后，便可直接对整片晶圆进行封装制 程，其后再进行晶圆切割(wafer saw)的动作，以分别形成多个芯片封装体。 制作完成的芯片封装体可安装于载板上。在使芯片封装体与载板接合时，现有技术是在芯片的焊垫上形成金属凸 块，并以导电胶填充于芯片封装体的凸块与载板的接垫之间。然而，金属凸块 的弹性较差，在凸块与接垫间的电性连接受到应力时，金属凸块无法做为缓冲， 因此容易造成凸块与接垫间的电性连接受损。如此，会降低凸块与接垫间的电 性连接的可靠度，进而降低芯片封装体与载板之间的电性连接的可靠度。
技术实现思路
本专利技术提出一种晶圆级封装结构，其芯片封装体与载板间的电性连接具有 较高的可靠度。本专利技术另提供一种晶圆级封装结构的制作方法，可提高芯片封装体与载板 之间电性连接的可靠度。为解决上述问题，本专利技术提出一种晶圆级封装结构，包括一芯片、多个球 底金属层以及多个聚合物凸块。芯片具有多个焊垫以及一保护层，其中保护层 具有多个第一开口以将焊垫暴露。球底金属层覆盖保护层所暴露出的焊垫。聚 合物凸块配置于球底金属层上，其中各聚合物凸块包括一聚合物层、至少一导 电柱以及一接合层。聚合物层具有至少一贯孔，而导电柱配置于贯孔中，且接 合层覆盖导电柱，并通过导电柱与对应的焊垫电性连接。在本专利技术的晶圆级封装结构中，上述聚合物凸块的材质为聚酰亚胺(Polyimide)或聚合物(Polymer)。在本专利技术的晶圆级封装结构中，上述导电柱的材质为钛钨合金，铜，金。 在本专利技术的晶圆级封装结构中，上述聚合物层的高度大于导电柱的高度， 而位于导电柱上方的接合层具有一凹陷。在本专利技术的晶圆级封装结构中，上述接合层的材质为金。 本专利技术另提供一种晶圆级封装结构的制作方法，其包括下列步骤。首先， 提供一包括多个芯片的晶圆，其中各芯片具有多个焊垫以及一保护层，而保护 层具有多个第一开口以将焊垫暴露。接下来，在各焊垫上形成一球底金属层。之后，在各球底金属层上形成一聚合物层，其中各聚合物层具有至少一贯孔。 然后，在各贯孔中形成一导电柱。接下来，在各聚合物层上形成一接合层，覆 盖导电柱，并使各接合层通过导电柱与对应的焊垫电性连接。在本专利技术的晶圆级封装结构的制作方法中，上述聚合物凸块的材质为聚酰 亚胺或聚合物。在本专利技术的晶圆级封装结构的制作方法中，上述形成一接合层的方法包括 以下步骤。首先，在保护层以及聚合物层上形成一图案化罩幕，图案化罩幕具 有多个第二开口以暴露出贯孔。接下来，借由图案化罩幕电镀导电柱以在各贯 孔中形成一导电柱。之后，移除图案化罩幕。然后，在导电柱上形成一接合材 料层，并使接合材料层通过导电柱与焊垫电性连接。接下来，图案化接合材料 层以形成接合层。在本专利技术的晶圆级封装结构的制作方法中，上述图案化接合材料层的方法包括微影蚀刻。基于上述，本专利技术采用弹性较佳的聚合物凸块取代现有的金属凸块，因此， 在聚合物凸块与载板的接垫间的电性连接受到应力时，聚合物凸块可产生形变 以吸收应力。如此，可减少聚合物凸块与接垫间的电性连接所受到的应力，进 而提高的可靠度。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式作详细说明，其中-图1A至图1J为本专利技术一实施例的晶圆级封装结构的制作方法流程图。 图2为图1J的实施例中芯片封装体与载板连接示意图。主要组件符号说明 50:图案化罩幕 52:第二开口 60:罩幕 70:载板 72:接垫 80:导电胶 82:导电粒子 100:晶圆 100a:芯片 110a:焊垫 120a:保护层 122a:第一开口130:球底金属层 130':金属层 140:聚合物凸块 142:聚合物层142a:贯孔 144:导电柱 146:接合层 146':接合材料层 200:晶圆级封装结构200a:芯片封装体具体实施例方式图1A至图1J为本专利技术一实施例的晶圆级封装结构的制作方法流程图。请 参照图1A至图1J，本专利技术的晶圆级封装结构的制作方法包括下列步骤。首先， 请参照图1A，提供一包括多个芯片100a(图中仅绘示一芯片100a)的晶圆100， 其中各芯片100a具有多个焊垫110a以及一保护层120a，且保护层120a具有 多个第一开口 122a，而第一开口 122a暴露一部分的焊垫110a。接下来，请参照图1B，在各焊垫110a上形成一球底金属层130 (见图II 及图1J)。上述形成球底金属层130的方法，可在晶圆100表面以电镀的方式 形成一全面覆盖的金属层130'，而在后续步骤中再将金属层130'图案化以形成 球底金属层130。之后，请参照图1C至图1G，在各球底金属层130 (见图ll及图1J)上形 成一聚合物凸块140，其中各聚合物凸块140包括一聚合物层142、至少一导 电柱144以及一接合层146。在本实施例中，形成聚合物凸块140的方法可包括下列步骤。首先，请参 照图1C，在焊垫110a上方的金属层130'上形成一聚合物层142，其中各聚合 物层142具有至少一贯孔142a，而上述聚合物层142的材质为聚酰亚胺或其它 聚合物。然后，请参照图1D至图1E，在各贯孔142a中形成一导电柱144。形成导 电柱144的方法例如包括下列步骤。首先，请参照图1D，在金属层130'以及 聚合物层142上形成一图案化罩幕50，而图案化罩幕50具有多个第二开口 52， 以使贯孔142a由第二开口 52中暴露出来。之后，请参照图1E，借由图案化罩 幕50电镀贯孔142a以在各贯孔142a中形成一导电柱144。在本实施例中，上述导电柱144的材质例如为钛钨合金。接下来，请参照图IF至图1J，在各聚合物层142上形成一接合层146， 其中接合层146覆盖导电柱144，并使各接合层146通过导电柱144与对应的 焊垫110a电性连接。在本实施例中，上述形成接合层146的方法可包括以下步 骤。首先，请参照图1F，利用图案化罩幕50，在由第二开口 52中暴露出来的 导电柱144上形成一接合材料层146，，并使接合材料层146'通过导电柱144与 焊垫110a电性连接。然后，请参照图1G，移除图案化罩幕50。之后，请参照 图1H至图1J，图案化接合材料层146'以形成接合层146。在本实施例中，可以一微影蚀刻制程将接合材料层146'图案化。详细来说， 本文档来自技高网...

【技术保护点】
一种晶圆级封装结构，其特征在于包括：　一芯片，具有多个焊垫以及一保护层，其中该保护层具有多个第一开口以将该些焊垫暴露；　多个球底金属层，覆盖该保护层所暴露出的该些焊垫；　多个聚合物凸块，配置于该些球底金属层上，各该些聚合物凸块包括：　一聚合物层，具有至少一贯孔；　至少一导电柱，配置于该贯孔中；以及　一接合层，覆盖该导电柱，且该接合层通过该导电柱与对应的该焊垫电性连接。

【技术特征摘要】
1.一种晶圆级封装结构，其特征在于包括一芯片，具有多个焊垫以及一保护层，其中该保护层具有多个第一开口以将该些焊垫暴露；多个球底金属层，覆盖该保护层所暴露出的该些焊垫；多个聚合物凸块，配置于该些球底金属层上，各该些聚合物凸块包括一聚合物层，具有至少一贯孔；至少一导电柱，配置于该贯孔中；以及一接合层，覆盖该导电柱，且该接合层通过该导电柱与对应的该焊垫电性连接。2. 如权利要求1所述的晶圆级封装结构，其特征在于，该些聚合物层的材 质为聚酰亚胺或聚合物。3. 如权利要求1所述的晶圆级封装结构，其特征在于，该导电柱的材质为 钛钨合金、铜、金。4. 如权利要求1所述的晶圆级封装结构，其特征在于，该些聚合物层的高 度大于该些导电柱的高度，而位于该些导电柱上方的该接合层具有一凹陷。5. 如权利要求1所述的晶圆级封装结构，其特征在于，该接合层的材质为金。6. —种晶圆级封装结构的制作方法，其特征在于包括-提供一晶圆，该晶圆包括多个芯片，其中各该芯片具有多个焊垫以及一保 护层，而该保护层具有多个第一开口...

【专利技术属性】
技术研发人员：马俊，赖金榜，
申请(专利权)人：宏茂微电子上海有限公司，
类型：发明
国别省市：31[中国|上海]