一种计算装置、芯片、板卡、电子设备和计算方法制造方法及图纸

本披露公开了一种计算装置、集成电路芯片、板卡和使用前述计算装置来执行运算操作的方法。其中该计算装置可以包括在组合处理装置中，该组合处理装置还可以包括通用互联接口和其他处理装置。所述计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与设备和其他处理装置连接，用于存储该设备和其他处理装置的数据。本披露的方案可以提升包括例如人工智能领域在内的各类数据处理领域运算的运行效率，从而降低运算的整体开销和成本。本。本。

【技术实现步骤摘要】
一种计算装置、芯片、板卡、电子设备和计算方法


[0001]本披露一般地涉及计算领域。更具体地，本披露涉及一种计算装置、集成电路芯片、板卡、电子设备和计算方法。

技术介绍

[0002]在计算系统中，指令集是用于执行计算和对计算系统进行控制的一套指令的集合，并且在提高计算系统中计算芯片(例如处理器)的性能方面发挥着关键性的作用。当前的各类计算芯片(特别是人工智能领域的芯片)利用相关联的指令集，可以完成各类通用或特定的控制操作和数据处理操作。然而，当前的指令集还存在诸多方面的缺陷。例如，现有的指令集受限于硬件架构而在灵活性方面表现较差。进一步，许多指令仅能完成单一的操作，而多个操作的执行则通常需要多条指令，这潜在地导致片内I/O数据吞吐量增大。另外，当前的指令在执行速度、执行效率和对芯片造成的功耗方面还有改进之处。

技术实现思路

[0003]为了至少解决上述现有技术中存在的问题，本披露提供一种适于执行超长指令字(“VLIW”)指令的硬件架构。通过利用该硬件架构来执行改进的VLIW指令，本披露的方案可以在包括增强硬件的处理性能、减小功耗、提高计算操作的执行效率和避免计算开销等多个方面获得技术优势。
[0004]在第一方面中，本披露的方案提供一种计算装置，包括控制电路和多个处理电路，其中：所述控制电路配置成获取超长指令字(VLIW)指令并对其进行解析，并且将解析后的VLIW指令发送至所述多个处理电路；以及所述多个处理电路以一维或多维阵列的结构连接成一个或多个处理电路阵列，并且所述一个或多个处理电路阵列配置成根据解析后的VLIW指令来执行多线程操作。
[0005]在第二方面中，本披露提供一种集成电路芯片，其包括如上所述以及如下文多个实施列中详细描述的计算装置。
[0006]在第三方面中，本披露提供一种板卡，其包括如上所述以及如下文多个实施例中详细描述的集成电路芯片。
[0007]在第四方面中，本披露提供一种电子设备，其包括如上所述以及如下文多个实施例中详细描述的集成电路芯片。
[0008]在第五方面中，本披露提供一种使用如上所述以及如下文多个实施例中详细描述的计算装置来执行计算操作的方法，其中所述计算装置包括控制电路和多个处理电路，所述方法包括：利用所述控制电路来获取超长指令字(VLIW)指令并对其进行解析以获得解析后的VLIW指令，并将解析后的VLIW指令发送至所述多个处理电路；以及将所述多个处理电路以一维或多维阵列的结构连接成一个或多个处理电路阵列，并且将所述一个或多个处理电路阵列配置成根据解析后的VLIW指令来执行多线程操作。
[0009]利用本披露提供的计算装置、集成电路芯片、板卡、电子设备和计算方法，可以依
接收到的指令来对处理电路进行灵活地连接，从而可以高效地执行VLIW指令。进一步，基于本披露硬件架构而改进的VLIW指令可以在本披露的处理电路阵列上高效地执行，从而也提升了本披露硬件架构的处理性能。另外，基于本披露的硬件架构和VLIW指令的灵活配置和使用，可以改善多线程操作的执行效率，由此加速计算的执行。
附图说明
[0010]通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：
[0011]图1是示出根据本披露一个实施例的计算装置的框图；
[0012]图2是示出根据本披露另一个实施例的计算装置的框图；
[0013]图3是示出根据本披露又一个实施例的计算装置的框图；
[0014]图4是示出根据本披露实施例的计算装置的多种类型处理电路阵列的示例结构图；
[0015]图5a，5b，5c和5d是示出根据本披露实施例的多个处理电路的多种连接关系的示意图；
[0016]图6a，6b，6c和6d是示出根据本披露实施例的多个处理电路的另外多种连接关系的示意图；
[0017]图7a，7b、7c和7d是示出根据本披露实施例的处理电路的多种成环结构的示意图；
[0018]图8a，8b和8c是示出根据本披露实施例的处理电路的另外多种成环结构的示意图；
[0019]图9a，9b，9c和9d是示出根据本披露实施例的前操作电路所执行的数据拼接操作示意图；
[0020]图10a，10b和10c是示出根据本披露实施例的后操作电路所执行的数据压缩操作示意图；
[0021]图11是示出根据本披露实施例的使用计算装置来执行运算操作的方法的简化流程图；
[0022]图12是示出根据本披露实施例的一种组合处理装置的结构图；以及
[0023]图13是示出根据本披露实施例的一种板卡的结构示意图。
具体实施方式
[0024]本披露的方案提供一种支持VLIW指令执行的硬件架构。当该硬件架构实现于计算装置中时，该计算装置至少包括控制电路和多个处理电路，其中多个处理电路根据不同的配置来进行连接，以形成支持VLIW指令执行的各种阵列结构。根据实现方式的不同，本披露的VLIW指令在一些场景中可以结合单独的配置指令和数据读写指令来使用，而在另一些场景中可以与前述的配置指令和数据读写指令合并，以形成扩展的VLIW指令。借助于本披露的硬件架构和VLIW指令，可以高效地执行计算操作和数据读取，扩展了计算的应用场景并且减小了计算开销。
[0025]在本披露的上下文中，上述的VLIW指令、配置指令和数据读写指令可以是软件和
硬件的交互接口的指令系统中的指令，其可以是二进制或其他形式的、供计算装置(或处理电路、处理器)等硬件接收并处理的机器语言。VLIW指令、配置指令和数据读写指令可以包括用于指示处理器操作的操作码和操作数。根据不同的应用场景，VLIW指令、配置指令和数据读写指令可以包括一个或多个操作码。而当前述VLIW指令、配置指令和数据读写指令包括一个操作码时，该操作码可以用于指示计算装置的多个操作。
[0026]下面将结合本披露实施例中的附图，对本披露实施例中的技术方案进行清楚、完整地描述，显然所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本披露中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本披露保护的范围。
[0027]图1是示出根据本披露一个实施例的计算装置100的框图。如图1中所示，该计算装置100包括控制电路102和多个处理电路104。在一个实施例中，所述控制电路配置成获取VLIW指令并且对其进行解析，并且将解析后的VLIW指令发送至多个处理电路104。在另一个实施例中，多个处理电路以一维或多维阵列的结构连接成一个或多个处理电路阵列，并且该一个或多个处理电路阵列配置成根据解析后的VLIW指令来执行多线程操作。在本披露中，解析后的VLIW指令可以包括运算指令、前处理指令、后处理指令和移动指令中的至少一种，并且运算指令、前处理指令、后处理指令和移动指令可以是在计算装置(或处本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种计算装置，包括控制电路和多个处理电路，其中：所述控制电路配置成获取超长指令字(VLIW)指令并对其进行解析，并且将解析后的VLIW指令发送至所述多个处理电路；以及所述多个处理电路以一维或多维阵列的结构连接成一个或多个处理电路阵列，并且所述一个或多个处理电路阵列配置成根据解析后的VLIW指令来执行多线程操作。2.根据权利要求1所述的计算装置，其中所述控制电路还配置成获取配置指令，所述多个处理电路配置成根据所述配置指令来进行连接，以便形成所述一个或多个处理电路阵列。3.根据权利要求2所述的计算装置，其中所述处理电路阵列配置成根据所述配置指令在一维或多维方向的至少一个维度方向上形成闭合环路。4.根据权利要求2或3所述的计算装置，其中所述控制电路包括一个或多个寄存器，其存储有关于所述处理电路阵列的配置信息，所述控制电路配置成根据所述配置指令从所述寄存器读取所述配置信息并向所述处理电路发送，以便所述处理电路以所述配置信息进行连接，所述配置信息包括预设的组成所述一个或多个处理电路阵列的处理电路的位置信息，当所述处理电路阵列配置形成闭合环路时，所述配置信息还包括关于所述处理电路阵列形成闭合环路的成环配置信息。5.根据权利要求3所述的计算装置，其中位于所述二维阵列中的所述处理电路配置成在其行方向、列方向或对角线方向的至少一个上以预定的二维间隔模式与同行、同列或同对角线的其余一个或多个所述处理电路连接，以便形成一个或多个闭合环路。6.根据权利要求5所述的计算装置，其中所述预定的二维间隔模式与所述连接中间隔的处理电路的数目相关联。7.根据权利要求3所述的计算装置，其中所述处理电路阵列以由多个层构成的三维阵列的成环方式进行连接，其中每个层包括沿行方向、列方向和对角线方向排列的多个所述处理电路的二维阵列，并且其中：位于所述三维阵列中的所述处理电路配置成在其行方向、列方向、对角线方向和层方向的至少一个上以预定的三维间隔模式与同行、同列、同对角线或不同层上的其余一个或多个处理电路连接，以便形成一个或多个闭合环路。8.根据权利要求7所述的计算装置，其中所述预定的三维间隔模式与待连接的处理电路之间的间隔数目和间隔层数相关联。9.根据权利要求2所述的计算装置，其中所述控制电路配置成根据所述配置指令将常数项和表项中的至少一个发送至所述处理电路阵列以便执行所述多线程操作。10.根据权利要求1所述的计算装置，进一步包括存储电路，其中所述控制电路还配置成获取数据读写指令，并将所述数据读写指令发送至所述存储电路，所述存储电路配置成根据所述数据读写指令来执行与所述多线程操作相关的数据的读取和写入操作。11.根据权利要求10所述的计算装置，其中所述数据读写指令至少包括数据的地址信息和数据量信息。12.根据权利要求1所述的计算装置，其中所述VLIW指令包括一条或多条运算指令，并且所述一个或多个处理电路阵列配置成根据所述运算指令来执行多线程的运算操作。13.根据权利要求12所述的计算装置，其中所述多个处理电路阵列配置成各自执行不
同的运算指令，或者所述多个处理电路阵列中的至少两个处理电路阵列配置成执行相同的运算指令。14.根据权利要求1所述的计算装置，还包括数据操作电路，所述数据操作电路包括前操作电路和/或后操作电路，其中所述VLIW指令还包括前处理指令和/或后处理指令，其中所述前操作电路配置成根据所述前处理指令对所述多线程操作的输入数据进行前处理操作，并且所述后操作电路配置成根据所述后处理指令对所述多线程操作的输出数据进行后处理操作。15.根据权利要求1-14的任意一项所述的计算装置，其中所述VLIW指令还包括移动指令，并且所述处理电路阵列配置成根据所述移动指令在处理电路间对数据执行移动操作。16.根据权利要求15所述的计算装置，其中所述移动指令还包括掩码指令，所述处理电路阵列配置成根据所述掩码指令对数据进行选择性地移动。17.根据权利要求15所述的计算装置，其中所述移动指令还包括寄存器标识信息，其用于指示在处理电路间移动数据的源寄存器和目标寄存器，所述处理电路配置成根据所述寄存器标识信息将数据从所述源寄存器向所述目标寄存器移动。18.根据权利要求15所述的计算装置，其中所述VLIW指令、配置指令和数据读写指令包括各自相对应的谓词，并且所述控制电路、处理电路和存储电路配置成根据相对应的谓词来确定是否执行VLIW指令、配置指令和/或数据读写指令。19.根据权利要求15所述的计算装置，其中所述VLIW指令与所述配置指令和数据读写指令二者中的至少一个相组合，以形成扩展的VLIW指令。20.一种集成电路芯片，包括根据权利要求1-19的任意一项所述的计算装置。21.一种板卡，包括根据权利要求20所述的集成电路芯片。22.一种电子设备，包括根据权利要求20所述的集成电路芯片。2...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：上海寒武纪信息科技有限公司，
类型：发明
国别省市：