一种主动式热插拔输入保护电路制造技术

本发明专利技术公开一种主动式热插拔输入保护电路，包括保护对象是低压电路的热插拔输入保护电路和保护对象是高压电路的热插拔输入保护电路，两种保护电路原理相同，只是一种是采用低压元器件，另一种需采用高压元器件，两种保护电路均包含RC延时电路和功率开关。通过合理设置RC延时的控制时间，同时搭配数十欧姆导通电阻的开关管，当输入管脚上电、输入端热插拔过程中，RC延时电路控制该保护电路在数十微秒时间内保持开启，有效地将上电尖峰泄放到地，避免输入电源管脚电位超过额定值。避免输入电源管脚电位超过额定值。避免输入电源管脚电位超过额定值。

【技术实现步骤摘要】
一种主动式热插拔输入保护电路


[0001]本专利技术涉及集成电路的电源管理技术，尤其是一种主动式热插拔输入保护电路。

技术介绍

[0002]随着便携式电子产品的广泛使用于工作和生活的各个方面，其对供电电源提出了更高的要求，频繁地热插拔产生的上电尖峰，会导致电子产品出现损伤，寿命减少。
[0003]图1、2、3为目前用于防止热插拔的方案，主要采用外置的TVS和热插拔保护芯片。
[0004]如图1，热插拔保护电路放置在被保护IC的外部，输入电源VIN会先经过输入电容C
IN
后，再进入热插拔保护电路进行电压或电流的限制，之后经过C
BUCK
电容后，最终进入被保护IC，以此形成热插拔保护电路对被保护IC的保护作用。
[0005]图2中，TVS管被放置再输入电源和被保护负载之间，当输入电压瞬间高于TVS的击穿电压，TVS开始导通，通过吸收VIN能量避免更高的电压损坏被保护的负载。TVS管需要采用特殊的纵向掺杂工艺来制作，它与目前的集成电路采用的通用CMOS工艺很难兼容，因此TVS管只能以分离器件的形式，放置在被保护的芯片外部。由于不能集成，那么在TVS到被保护芯片输入端的连线上，就会存在寄生电感，严重影响热插拔的保护效果。
[0006]图3中，热插拔保护芯片采用串联形式接在 输入电压和被保护IC的输入端之间，原理是通过大的保护管来控制被保护IC的电流，通过power limit功能来限制输入的功率，通过timer来控制时间，通过Enable来控制电路的开关。实际应用中为了避免热插拔电路限制被保护芯片的电流，通常其使用的保护管导通电阻都很小，在毫欧级别，芯片面积大，成本高。此外，由于外置热插拔芯片都采用独立的芯片和封装，因此成本高，外围复杂，不利用集成电路的小型化发展趋势。

技术实现思路

[0007]为解决现有技术的缺陷，本专利技术提供一种主动式热插拔输入保护电路，该保护电路可集成于被保护芯片内部，并联在电路输入端口位置，内部包含RC延时电路和放电功率开关，可有效地将上电尖峰泄放到地，避免输入管脚电位超过额定值。由于采用并联的方式，内部功率管开关电阻在10
‑
100欧之间即可，同样的保护效果小，芯片面积显著减小，并且放电功率管采用被保护器件同样的工艺制作即可，易于集成，通用性很好。此外，由于该热插拔电路集成于芯片内部，避免了热插拔电路和被保护芯片之间的较长连线，消除了寄生电感，大大提升热插拔保护性能。
[0008]为实现上述专利技术目的，本专利技术采用如下技术方案：一种主动式热插拔输入保护电路，包括保护对象是低压电路的热插拔输入保护电路和保护对象是高压电路的热插拔输入保护电路，其特征在于：保护对象是低压电路的热插拔输入保护电路包括低压静电保护模块ESD1、低压PMOS管LP、低压NMOS管LN、电阻R1和R2以及低压电容C1；低压静电保护模块ESD1的负端、电阻R1的一端、低压PMOS管LP的源极和衬底以及低压NMOS管LN的漏极和保护对象低压电路的
电源端均连接输入电源VIN，低压静电保护模块ESD1的正端、低压电容C1的下极板、电阻R2的一端以及低压NMOS管LN的源极和衬底以及保护对象低压电路的接地端均接地，低压电容C1的上极板连接电阻R1的另一端和低压PMOS管LP的栅极，低压PMOS管LP的漏极连接电阻R2的另一端和低压NMOS管LN的栅极。
[0009]保护对象是高压电路的热插拔输入保护电路中，分别用高压静电保护模块ESD2、电阻R11、高压电容C2、电阻R21、高压PMOS管HP和高压NMOS管HN替换保护对象是低压电路的热插拔输入保护电路中的低压静电保护模块ESD1、电阻R1、低压电容C1、电阻R2、低压PMOS管LP和低压NMOS管LN，并增设钳位二极管ZD1和ZD2；高压静电保护模块ESD2的负端、电阻R11的一端、高压PMOS管HP的源极和衬底以及高压NMOS管HN的漏极和保护对象高压电路的电源端均连接输入电源VIN，高压静电保护模块ESD2的正端、高压电容C2的下极板、电阻R21的一端以及高压NMOS管HN的源极和衬底以及保护对象高压电路的接地端均接地，高压电容C2的上极板连接电阻R11的另一端和高压PMOS管HP的栅极，高压PMOS管HP的漏极连接电阻R21的另一端和高压NMOS管HN的栅极，钳位二极管ZD1的负端连接输入电源VIN，钳位二极管ZD1的正端连接高压PMOS管HP的栅极与电阻R11和高压电容C2的连接端，钳位二极管ZD2的正端接地，钳位二极管ZD2的负端连接高压NMOS管HN的栅极与电阻R21和高压PMOS管HP漏极的连接端。
[0010]进一步地，所述保护对象是低压电路的热插拔输入保护电路中，根据芯片的防护和成本要求，设置延时时间t1在10us
‑
200us之间，由t1=2πR1C1，确定电阻R1和电容C1的值，搭配低压NMOS管LN的导通电阻取值在10
‑
100欧姆。
[0011]进一步地，所述保护对象是高压电路的热插拔输入保护电路中，根据芯片的防护和成本要求，设置延时时间t2在10us
‑
200us之间，由t2=2πR11C2，确定电阻R11和电容C2的值，搭配高压NMOS管HN的导通电阻取值在10
‑
100欧姆。
[0012]本专利技术的优点及显著效果：本专利技术热插拔输入保护电路内部包含RC延时电路和功率开关，通过合理设置RC延时的控制时间，同时搭配数十欧姆导通电阻的开关管，当输入管脚上电、输入端热插拔过程中，RC延时电路控制该保护电路在数十微秒时间内保持开启，有效地将上电尖峰泄放到地，避免输入管脚电位超过额定值，在不影响被保护电路正常工作下，可以实现最佳的热插拔保护效果，实现可靠的保护作用。同时，由于保护电路规模小，并且采用通用器件，因此便于集成到芯片内部，可集成于电路输入端口位置，有利于小型化封装和简化外围保护电路，实现安全和成本的最优效果。
附图说明
[0013]图1传统外置热插拔保护电路原理图。
[0014]图2传统采用并联TVS管的热插拔保护电路。
[0015]图3传统采用串联热插拔保护芯片的保护电路。
[0016]图4为本专利技术的低压热插拔保护电路。
[0017]图5为本专利技术的高压热插拔保护电路。
具体实施方式
[0018]如图4，保护对象是低压电路的热插拔输入保护电路包括低压静电保护模块ESD1、
低压PMOS管LP、低压NMOS管LN、电阻R1和R2以及低压电容C1；低压静电保护模块ESD1的负端、电阻R1的一端、低压PMOS管LP的源极和衬底以及低压NMOS管LN的漏极和保护对象低压电路的电源端均连接输入电源VIN，低压静电保护模块ESD1的正端、低压电容C1的下极板、电阻R2的一端以及低压NMOS管LN的源极和衬底以及保护对象低压电路的接地端均接地，低压电容C1的上极板连接电阻R1的另一端和低压PMOS管LP的栅极，低压PMOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种主动式热插拔输入保护电路，包括保护对象是低压电路的热插拔输入保护电路和保护对象是高压电路的热插拔输入保护电路，其特征在于：保护对象是低压电路的热插拔输入保护电路包括低压静电保护模块ESD1、低压PMOS管LP、低压NMOS管LN、电阻R1和R2以及低压电容C1；低压静电保护模块ESD1的负端、电阻R1的一端、低压PMOS管LP的源极和衬底以及低压NMOS管LN的漏极和保护对象低压电路的电源端均连接输入电源VIN，低压静电保护模块ESD1的正端、低压电容C1的下极板、电阻R2的一端以及低压NMOS管LN的源极和衬底以及保护对象低压电路的接地端均接地，低压电容C1的上极板连接电阻R1的另一端和低压PMOS管LP的栅极，低压PMOS管LP的漏极连接电阻R2的另一端和低压NMOS管LN的栅极；保护对象是高压电路的热插拔输入保护电路中，分别用高压静电保护模块ESD2、电阻R11、高压电容C2、电阻R21、高压PMOS管HP和高压NMOS管HN替换保护对象是低压电路的热插拔输入保护电路中的低压静电保护模块ESD1、电阻R1、低压电容C1、电阻R2、低压PMOS管LP和低压NMOS管LN，并增设钳位二极管ZD1和ZD2；高压静电保护模块ESD2的负端、电阻R11的一端、高压PMOS管HP的源极和衬底以及高压NMOS管HN的漏极和保护对象高压电路的电源端均连接输入电源VIN，高压静电保护模块ES...

【专利技术属性】
技术研发人员：杨国江，王海波，
申请(专利权)人：江苏长晶科技有限公司，
类型：发明
国别省市：