包括多个部分并且用于降低编程干扰的存储器及其编程方法技术

一种存储器包括第一部分、第二部分和控制器。第一部分包括第一字线到第k字线。第二部分形成于第一部分以上并且包括第(k+1)字线到第m字线。在使用第x字线执行编程操作时，控制器用于向第一字线到第(x

【技术实现步骤摘要】
包括多个部分并且用于降低编程干扰的存储器及其编程方法
[0001]本申请是申请日为2020年3月16日，申请号为202080000267.4、名称为“包括多个部分并且用于降低编程干扰的存储器及其编程方法”的专利技术专利申请的分案申请。


[0002]本公开涉及存储器和编程方法，并且更具体而言，涉及包括多个部分并且用于降低编程干扰(program disturbance)的存储器及其编程方法。

技术介绍

[0003]为了提高存储器的容量，已经开发出了具有三维结构的存储器。例如，当前可获得三维堆叠NAND闪速存储器。
[0004]存储器的三维结构可以包括多个层，从而在相同区域上存储更多数据。这种结构已经被证明对于提高存储器的容量是有效的。
[0005]然而，在提高层数时，编程干扰将变得更加显著。编程干扰将导致对存储器进行编程的更高故障率。此外，在使用具有多个层的存储器时还会发生通过电压干扰。
[0006]因而，在本领域需要一种用于在操作三维存储器时降低编程干扰和通过电压干扰的解决方案。

技术实现思路

[0007]一个实施例提供了一种存储器，其包括第一部分、第二部分和控制器。
[0008]第一部分包括从底部到顶部的第一字线到第k字线。第二部分形成于第一部分以上，并且包括从底部到顶部的第(k+1)字线到第m字线。使用控制器来在使用第x字线执行编程操作时，向第一字线到第(x
‑
2)字线施加第一电压，向第(x
‑
1)字线施加第二电压，并且向第(x+1)字线施加第三电压。x、k和m是正整数。
[0009]一个实施例提供了一种存储器，其包括第一部分、第二部分和控制器。第一部分包括从底部到顶部的第(m+1)字线到第n字线。第二部分形成于第一部分以下，并且包括从底部到顶部的第(k+1)字线到第m字线。使用控制器来在使用第x字线执行编程操作时，向第(x+2)字线到第n字线施加第一电压，向第(x+1)字线施加第二电压，向第(x
‑
1)字线施加第三电压，向第(m+1)字线到第(x
‑
2)字线施加第四电压，并且向第(k+1)字线到第m字线施加第五电压。x、k和m是整数。第五电压低于第四电压。
[0010]一个实施例提供了用于操作存储器的编程方法。存储器包括第一部分和第二部分。第一部分包括从底部到顶部的第一字线到第k字线。第二部分形成于第一部分以上，并且包括从底部到顶部的第(k+1)字线到第m字线。编程方法包括：在使用第x字线执行编程操作时，向第一字线到第(x
‑
2)字线施加第一电压；向第(x
‑
1)字线施加第二电压；并且向第(x+1)字线施加第三电压。
[0011]一个实施例提供了用于操作存储器的编程方法。存储器包括第一部分和形成于第一部分以下的第二部分。第一部分包括从底部到顶部的第(m+1)字线到第n字线。第二部分
包括从底部到顶部的第(k+1)字线到第m字线。编程方法包括：在使用第x字线执行编程操作时，向第(x+2)字线到第n字线施加第一电压；向第(x+1)字线施加第二电压；向第(x
‑
1)字线施加第三电压；向第(m+1)字线到第(x
‑
2)字线施加第四电压；并且向第(k+1)字线到第m字线施加第五电压。x、k和m是整数。第五电压低于第四电压。
附图说明
[0012]对于本领域技术人员而言，在阅读了下文对通过各幅附图和绘图例示的优选实施例的详细描述之后，本专利技术的这些和其他目标无疑将变得显而易见。
[0013]图1示出了根据实施例的存储器。
[0014]图2示出了在另一条件下操作的图1的存储器。
[0015]图3示出了根据另一实施例的存储器。
[0016]图4和图5示出了在其他条件下操作的图3的存储器。
[0017]图6示出了根据另一实施例的存储器。
[0018]图7示出了根据另一实施例的存储器。
[0019]图8示出了在另一条件下操作的图7的存储器。
[0020]图9示出了根据另一实施例的存储器。
[0021]图10示出了在另一条件下操作的图9的存储器。
[0022]图11示出了根据另一实施例的存储器。
[0023]图12示出了根据实施例的编程方法的流程图。
[0024]图13示出了根据另一实施例的编程方法的流程图。
具体实施方式
[0025]图1示出了根据实施例的存储器100。存储器100可以包括第一部分110、第二部分120和控制器190。第一部分110可以包括从底部到顶部的第一字线WL1到第k字线WLk。第二部分120可以被形成在第一部分110以上，并且包括从底部到顶部的第(k+1)字线WL(k+1)到第m字线WLm。
[0026]在本文中，在称字线被编程时，其可以指使用字线执行编程操作。本文所称的编程操作可以是用于对使用例如一组晶体管形成的存储单元进行编程的操作。
[0027]在使用第x字线WLx执行编程操作时，控制器190可以对第x字线WLx施加编程电压Vpgm；控制器190可以对第一字线WL1到第(x
‑
2)字线WL(x
‑
2)施加第一电压V1；控制器190可以对第(x
‑
1)字线WL(x
‑
1)施加第二电压V2；并且控制器190可以对第(x+1)字线WL(x+1)施加第三电压V3。x、k和m是正整数，1<k<m，并且3≤x。
[0028]如图1所示，在使用第x字线WLx执行编程操作并且x<m
‑
1时，控制器190可以对第(x+2)字线WL(x+2)到第m字线WLm施加第四电压V4。
[0029]在图1中，作为示例，第x字线WLx位于第一部分110中；然而，在另一条件下，第x字线WLx可以位于第二部分120中。
[0030]图2示出了在另一条件下操作的图1的存储器100。在图2中，第x字线WLx位于第二部分120中。关于所施加的电压，图2可以与图1相似，并且因而不再重复。
[0031]图1和图2只是示例，并且上文提及的字线WL(x
‑
2)、WL(x
‑
1)、WL(x+1)和WL(x+2)中
的每一者被允许位于第一部分110或第二部分120中。
[0032]关于存储器100，如果第x字线WLx处于第一部分110中，则第一电压V1可以具有第一电平，并且如果第x字线WLx处于第二部分120中，则第一电压V1可以具有第二电平，其中，第一电平可以低于第二电平。例如，图1中的第一电压V1可以具有比图2中的第一电压V1低的值。
[0033]图3示出了根据另一实施例的存储器300。关于存储器100和300，存储器300除了第一部分110和第二部分120之外，还可以包括第三部分130。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，所述存储器具有至少包括两个堆栈的结构，包括：包括从底部到顶部的第k+1字线到第m字线的第一堆栈；形成于所述第一堆栈以上、并且包括从底部到顶部的第m+1字线到第n字线的第二堆栈，其中，k≤m≤n；以及控制器，其被配置为：在使用处于所述第一堆栈中的第x字线执行编程操作时，向所述第k+1字线到第x
‑
2字线施加第一电压，其中，x≥k+3；在使用处于所述第二堆栈中的第x字线执行编程操作时，向处于所述第一堆栈中的字线施加所述第一电压，并且向所述第m+1字线到第x
‑
2字线施加第二电压，其中，x≥m+3，并且其中，所述第一电压低于所述第二电压。2.根据权利要求1所述的存储器，还包括：形成于所述第一堆栈以上的下伪字线；形成于所述第二堆栈以下的上伪字线；形成于所述下伪字线和所述上伪字线之间的接头氧化物层。3.根据权利要求1所述的存储器，还包括：形成于所述第二堆栈以上、并且包括从底部到顶部的第n+1字线到第q字线的第三堆栈，其中，k≤m≤n≤q；以及所述控制器还被配置为：在使用处于所述第三堆栈中的第x字线执行编程操作时，向处于所述第一堆栈中的字线施加所述第一电压，向处于所述第二堆栈中的字线施加所述第二电压，并且向所述第n+1字线到第x
‑
2字线施加第三电压，其中，x≥n+3。4.根据权利要求3所述的存储器，其中，所述第一电压低于所述第二电压，并且其中，所述第二电压低于所述第三电压。5.根据权利要求1所述的存储器，其中，所述控制器还被配置为：向第x+2字线到所述第n字线施加第四电压，其中，x≤n
‑
2。6.一种存储器的编程方法，...

【专利技术属性】
技术研发人员：宋雅丽，赵向南，崔莹，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：