本实用新型专利技术提供一种功率管电路的半导体结构，包括：焊盘层，包括焊盘分布区域，焊盘分布区域包括多个焊盘，且焊盘分布区域具有相互垂直的第一轴线和第二轴线，第一轴线和第二轴线的交点为焊盘分布区域的中心点；MOS器件层，包括MOS器件分布区域，MOS器件分布区域包括第一PMOS区域、第二PMOS区域及NMOS区域；其中，多个焊盘包括电源端焊盘、输出端焊盘和接地端焊盘；电源端焊盘、输出端焊盘和接地端焊盘以中心点呈中心对称分布；第一PMOS区域和第二PMOS区域相对于第一轴线对称分布，NMOS区域相对于第一轴线对称分布，且第一PMOS区域、第二PMOS区域及NMOS区域分别相对于第二轴线对称分布；焊盘分布区域在MOS器件分布区域上的投影与MOS器件分布区域重合。MOS器件分布区域重合。MOS器件分布区域重合。
【技术实现步骤摘要】
功率管电路的半导体结构、电源管理芯片及其封装结构
[0001]本技术主要涉及半导体设计与制造，尤其涉及一种功率管电路的半导体结构、电源管理芯片及其封装结构。
技术介绍
[0002]因为电源产品需要给其他产品供电，需要一定的电流输出能力，所以大功率管在模拟电路类型的电源管理电路设计中应用比较广泛。随着电子信息产品发展，大电流能力和高效率成为电源产品越来越重视的指标，其中影响电流能力和效率的很重要的部分就是功率管电路的结构设计。
[0003]在前端电路设计过程中，只能保证足够大尺寸的功率管理论上拥有的输出电流和导通电阻能力。最终生产的芯片，大功率管的能力和版图设计，以及封装设计都有密切关系。而版图设计过程(与半导体结构的制作过程对应)必须要考虑封装的影响因素，从而实现最终生产的芯片能够满足最终所有需求。
技术实现思路
[0004]本技术要解决的技术问题是提供一种功率管电路的半导体结构、电源管理芯片及其封装结构，实现电路的面积基本不增加的同时，提高功率管电路的电流能力，减小寄生电阻。
[0005]为解决上述技术问题，本技术提供了一种功率管电路的半导体结构，包括：焊盘层，包括焊盘分布区域，所述焊盘分布区域包括多个焊盘，且所述焊盘分布区域具有相互垂直的第一轴线和第二轴线，所述第一轴线和第二轴线的交点为所述焊盘分布区域的中心点；MOS器件层，包括MOS器件分布区域，所述MOS器件分布区域包括第一PMOS区域、第二PMOS区域及NMOS区域；其中，所述多个焊盘包括电源端焊盘、输出端焊盘和接地端焊盘；所述电源端焊盘、输出端焊盘和接地端焊盘以所述中心点呈中心对称分布；所述第一PMOS区域和第二PMOS区域相对于所述第一轴线对称分布，所述NMOS区域相对于所述第一轴线对称分布，且第一PMOS区域、第二PMOS区域及NMOS区域分别相对于所述第二轴线对称分布；所述焊盘分布区域在所述MOS器件分布区域上的投影与所述MOS器件分布区域重合。
[0006]在本技术的一实施例中，所述MOS器件包括N型MOS管和P型MOS管。
[0007]在本技术的一实施例中，所述功率管电路的类型包括降压型变换电路、升压型变换电路、低压差稳压电路或充电电路。
[0008]在本技术的一实施例中，所述电源端焊盘、输出端焊盘和接地端焊盘沿着与所述第二轴线平行的方向排列成三行或四行。
[0009]本技术还提供一种电源管理芯片，包括：焊盘层，包括焊盘分布区域，所述焊盘分布区域包括多个焊盘，且所述焊盘分布区域具有相互垂直的第一轴线和第二轴线，所述第一轴线和第二轴线的交点为所述焊盘分布区域的中心点；MOS器件层，包括MOS器件分布区域，所述MOS器件分布区域包括第一PMOS区域、第二PMOS区域及NMOS区域；其中，所述多
个焊盘包括电源端焊盘、输出端焊盘和接地端焊盘；所述电源端焊盘、输出端焊盘和接地端焊盘以所述中心点呈中心对称分布；所述第一PMOS区域和第二PMOS区域相对于所述第一轴线对称分布，所述NMOS区域相对于所述第一轴线对称分布，且第一PMOS区域、第二PMOS区域及NMOS区域分别相对于所述第二轴线对称分布；所述焊盘分布区域在所述MOS器件分布区域上的投影与所述MOS器件分布区域重合。
[0010]在本技术的一实施例中，所述电源端焊盘、输出端焊盘和接地端焊盘在所述第一轴线的平行方向上排列成三行或四行。
[0011]本技术还提供一种电源管理芯片的封装结构，包括：焊盘层，包括焊盘分布区域，所述焊盘分布区域包括多个焊盘，且所述焊盘分布区域具有相互垂直的第一轴线和第二轴线，所述第一轴线和第二轴线的交点为所述焊盘分布区域的中心点；MOS器件层，包括MOS器件分布区域，所述MOS器件分布区域包括第一PMOS区域、第二PMOS区域及NMOS区域；其中，所述多个焊盘包括电源端焊盘、输出端焊盘和接地端焊盘；所述电源端焊盘、输出端焊盘和接地端焊盘以所述中心点呈中心对称分布；所述第一PMOS区域和第二PMOS区域相对于所述第一轴线对称分布，所述NMOS区域相对于所述第一轴线对称分布，且第一PMOS区域、第二PMOS区域及NMOS区域分别相对于所述第二轴线对称分布；所述焊盘分布区域在所述MOS器件分布区域上的投影与所述MOS器件分布区域重合。
[0012]在本技术的一实施例中，所述封装结构还包括封装框架，所述封装框架包括多个引脚，所述焊盘通过封装线连接至所述多个引脚。
[0013]在本技术的一实施例中，所述电源端焊盘、输出端焊盘和接地端焊盘在所述第一轴线的平行方向上排列成三行或四行。
[0014]在本技术的一实施例中，所述封装结构的封装类型为BGA封装。
[0015]与现有技术相比，本技术具有以下优点：通过焊盘结构和MOS结构的对称设置，实现在不增加半导体结构的面积的情况下，同样可以实现增加电流能力和减小寄生电阻的效果；还可有效避免由于电流不均匀造成的局部过流或者局部过热烧毁芯片的风险。
附图说明
[0016]附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本技术原理的作用。附图中：
[0017]图1是功率管电路的示意图。
[0018]图2是本申请一实施例的功率管电路的半导体结构的示意图。
[0019]图3是本申请一实施例的功率管电路的半导体结构中的MOS器件分布区域的示意图。
[0020]图4是本申请一实施例的功率管电路的半导体结构中的焊盘分布区域的示意图。
[0021]图5是本申请一实施例的功率管电路的半导体结构的性能参数标示示意图。
[0022]图6是一种功率管电路的半导体结构的MOS器件层中的MOS器件分布区域的示意图。
[0023]图7是一种功率管电路的半导体结构的MOS器件分布区域和焊盘分布区域的示意图。
[0024]图8是一种功率管电路的半导体结构的性能参数标示示意图。
具体实施方式
[0025]为让本技术的上述目的、特征和优点能更明显易懂，以下结合附图对本技术的具体实施方式作详细说明。
[0026]在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其它不同于在此描述的其它方式来实施，因此本技术不受下面公开的具体实施例的限制。
[0027]如本申请所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
[0028]除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种功率管电路的半导体结构，包括：焊盘层，包括焊盘分布区域，所述焊盘分布区域包括多个焊盘，且所述焊盘分布区域具有相互垂直的第一轴线和第二轴线，所述第一轴线和第二轴线的交点为所述焊盘分布区域的中心点；MOS器件层，包括MOS器件分布区域，所述MOS器件分布区域包括第一PMOS区域、第二PMOS区域及NMOS区域；其中，所述多个焊盘包括电源端焊盘、输出端焊盘和接地端焊盘；所述电源端焊盘、输出端焊盘和接地端焊盘以所述中心点呈中心对称分布；所述第一PMOS区域和第二PMOS区域相对于所述第一轴线对称分布，所述NMOS区域相对于所述第一轴线对称分布，且第一PMOS区域、第二PMOS区域及NMOS区域分别相对于所述第二轴线对称分布；所述焊盘分布区域在所述MOS器件分布区域上的投影与所述MOS器件分布区域重合。2.根据权利要求1所述的功率管电路的半导体结构，其特征在于，所述MOS器件包括N型MOS管和P型MOS管。3.根据权利要求1所述的功率管电路的半导体结构，其特征在于，所述功率管电路的类型包括降压型变换电路、升压型变换电路、低压差稳压电路或充电电路。4.根据权利要求1所述的功率管电路的半导体结构，其特征在于，所述电源端焊盘、输出端焊盘和接地端焊盘沿着与所述第二轴线平行的方向排列成三行或四行。5.一种电源管理芯片，包括：焊盘层，包括焊盘分布区域，所述焊盘分布区域包括多个焊盘，且所述焊盘分布区域具有相互垂直的第一轴线和第二轴线，所述第一轴线和第二轴线的交点为所述焊盘分布区域的中心点；MOS器件层，包括MOS器件分布区域，所述MOS器件分布区域包括第一PMOS区域、第二PMOS区域及NMOS区域；其中，所述多个焊盘包括电源端焊盘、输出端焊盘和接地端焊盘；所述电源端焊盘、输出端焊盘和接地端焊盘以所述中心点呈中心对称分布...
【专利技术属性】
技术研发人员：闫琳静，崔庆，周新萍，
申请(专利权)人：瓴盛科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。