自我调节视频FIFO的方法和装置制造方法及图纸

本文介绍从／向ＦＩＦＯ（２０５）读、写显示数据（２１３）的方法和装置。存储器控制器（２０３）从存储器提取显示数据并将该显示数据写到ＦＩＦＯ。输出显示控制器（２０７）生成由ＦＩＦＯ接收的ＦＩＦＯ读信号（２１１），根据该ＦＩＦＯ读信号，显示数据项被从ＦＩＦＯ中顺序读出，传输到输出显示器。可编程存储器电路（２３７）存储一个指向ＦＩＦＯ中某特定显示数据项的指针值。选择该指针值以使ＦＩＦＯ中发生上溢（２４１）和下溢情况的可能性最小化。本装置具有动态地适应有不同的系统时钟（２１７）与视频时钟（２１９）频率的不同的计算机系统配置。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术总的涉及计算机系统，更具体地说，本专利技术涉及图形计算机系统。个人计算机和工作站计算机等在诸如阴极射线管(CRT)和监视器等输出显示器上生成图形和视频。近来，这些计算机系统的输出显示器已经变得更加先进、更加灵活。计算机产业中有一种趋势，那就是在显示器上生成更复杂的图形、更丰富的色彩以及富于变化的分辨率。因此，图形计算机系统的设计者们已经不得不设计相关的计算机图形硬件来满足这些设计需求。附图说明图1表示了支持图形显示的现代计算机系统中常见的计算机图形硬件的一部分。如图1所示，现有技术的计算机系统101带有存储器控制器103，能从显示存储器(未予示出)接收显示数据113。被存储器控制器103接收的显示数据113然后被传输到先进先出存储器(FIFO)105。在显示数据113项被写入FIFO 105之后，就可以开始一个FIFO读周期，将FIFO 105中存储的显示数据113的数据项从FIFO105顺序读出，传输到输出显示器115。如图1中所示，显示数据113项从显示存储器到输出显示器115的传输，是由输出显示控制器107控制的。输出显示控制器107向存储器控制器103生成一个FIFO写信号109。FIFO写信号109是输出显示控制器107的一个请求，它使存储器控制器103从显示存储器提取显示数据113，随后将显示数据113装入FIFO105。如图1所示，存储器控制器103以系统时钟117定时。图1还显示，显示数据113是根据由输出显示控制器107生成的一系列FIFO读信号111被输出到输出显示器115的。FIFO读信号111是输出显示控制器107的一个请求，它使显示数据113的一个数据项在视频时钟119的控制下从FIFO105传输到输出显示器115。人们知道，现有技术的计算机系统101中，系统时钟117与视频时钟119一般具有不同的时钟频率。更重要的是，显示数据113写入FIFO105的速度，不同于与该显示数据113随后被输出显示器115读出或日使用的速度。结果，计算机系统设计者们要面临FIFO105变满这个潜在问题。当FIFO105变满时，新的显示数据113项的写入可能会覆盖掉现存的显示数据113项，而在此之前，输出显示器115却来不及读出在FIFO105中的被覆盖的显示数据113项。这个情况通常被称为上溢。出现这种情况的一个后果是，有些显示数据113项可能会丢失，或者不能正确地写到输出显示器115。诸如现有技术的计算机系统101的计算机系统，它们的一个要求是，显示数据113必须被连续不断地传输到输出显示器115。因此FIFO绝不能变空。由于向存储器控制器103发出一个FIFO写信号109的时间，与相关的显示数据113项在FIFO105中准备好被读出的时间，两者之间存在某种时间差，因此FIFO写信号109必须在一个FIFO读周期被完成之前提前一些时间发出，以保证FIFO105不会变空。我们也注意到，如果现有技术计算机系统101的输出显示控制器107不等待足够的时间，让存储器控制器103将新的显示数据113项写入FIFO105，就会发生下溢情况。就是说，如果输出显示控制器107在FIFO105内容为空时过早向FIFO105发出一个FIFO读信号111，就会发生一个下溢情况，导致将错误的显示数据113写到输出显示器115。这种情况自然也是不能接受的。总之，FIFO105绝不能变满，也绝不能变空。人们知道，在FIFO读周期期间向存储器控制器103发出要求开始重新装载FIFO105的FIFO写信号109，其最佳的时间提前量是多少，这是设计者门极其难以预测的。如上所述，如果为了避免发生下溢情况而将FIFO105设计得过分大，电路设计者就能使输出显示控制器107在FIFO读周期中很早地发出这种要求重新装载FIFO105的FIFO写信号109。如果FIFO写信号109在FIFO读周期中太迟才被发出，FIFO就可能会在新的显示数据113项被写入FIFO105之前变空，导致发生不希望发生的下溢情况。预测输出显示控制器107发出FIFO写信号109的最佳时间这个问题，在系统时钟和/或视频时钟为未知的情况中更加糟糕。人们注意到，计算机系统设计者们经常不能预先确定系统时钟117和视频时钟119的时钟频率。此外，在计算机上运行的软件要确定系统时钟17和视频时钟119的频率也有困难。其结果是，显示数据113项被写入FIFO105和从FIFO105中读出的速度是未知数。因此，为了应付最坏的情况，图形计算机系统设计者们不得不使用非常大的FIFO105，用这种方法来避免上溢和下溢情况，所牺牲的衬底面积(substrate area)和代价令人难以接受。计算机设计者们解决上述问题所采用的另一种现有技术解决方法是，采用能存储许多数据项的大容量FIFO105来容纳大量的显示数据113。理论上讲，如果FIFO105无限地大，上溢情况就绝不会发生。此外，输出显示控制器107也就能在输出显示器115消耗完FIFO105中所有现存的有效显示数据113项之前的恰当时间发出FIFO写信号109。下溢情况也因此而不会发生。这种现有技术解决方法这样就解决了与现有技术的计算机系统101关联的上溢和下溢问题的。这种现有技术的设计的一个明显后果是，FIFO105必须被设计得不必要地大。因此，需要有一种尽可能少地发生上溢和下溢情况的、从存储器向输出显示器传输显示数据的FIFO。此外，这种FIFO不应过分庞大，不应毫无必要地牺牲宝贵的衬底面积和费用。此外，这种FIFO还应当能适合并适应未知的系统时钟频率与视频时钟频率的组合。这种FIFO会有效地降低上溢和下溢情况的发生，可广泛地用于各种现代的图形计算机系统。本文描述用从/向FIFO读、写显示数据的方法和装置。在一个实施例中，一个被设置为接收和提供显示数据的存储器控制器连接着FIFO。一个被设置为向存储器控制器生成FIFO写信号的输出显示控制器这样连接着FIFO，使得存储器控制器能根据该FIFO写信号将一部分显示数据写到FIFO。然后，根据输出显示控制器生成的FIFO读信号，FIFO中该部分显示数据的显示数据项被从FIFO中顺序读出。将一个可编程寄存器设置成存储与FIFO中某显示数据项对应的一个值。当该特定显示数据项被从FIFO读出时，输出显示控制器向存储器控制器生成另一个FIFO写信号，要求将另一部分显示数据装入FIFO。本专利技术的另外特点和优点，显见于以下的详细说明、附图及权利要求中。本专利技术的其它特点和优点，显见于各附图及以下的详细说明。本专利技术是通过举例来说明的，但并不局限于附图。图1表示一个含有现有技术FIFO的现有技术计算机系统的局部。图2表示在一个计算机系统中实施的本专利技术的框图。图3表示本专利技术的FIFO与当前的计数寄存器及显示数据项寄存器的关系。图4是表示根据本专利技术表示各特定事件发生的时序图。图5是表示根据本专利技术的一个示范性过程的流程图。本文描述从/向FIFO读、写显示数据的方法和装置。为了使读者透彻地理解本专利技术，以下说明中列举了大量的具体细节，例如时钟频率、存储器大小、数据使用的速度等等。然而，本领域的一般熟练人员显然知道，本专利技术的实施未必需要采用这些具体细节。为了避免不必要地妨碍对本专利技术本文档来自技高网...

【技术保护点】
一种从／向ＦＩＦＯ读、写显示数据的装置，该装置包括： 一个与ＦＩＦＯ相连的存储器控制器，存储器控制器被配置成根据ＦＩＦＯ写信号向ＦＩＦＯ写入一部分显示数据； 一个与ＦＩＦＯ及存储器控制器相连的输出显示控制器，输出显示控制器被配置成根据正从ＦＩＦＯ中读取的显示数据项，向存储器控制器生成ＦＩＦＯ写信号； 一个可编程存储器电路，它被配置成存储一个指示要从ＦＩＦＯ中读取的显示数据项的显示数据项值。

【技术特征摘要】
US 1996-3-15 08/616,5461．一种从/向FIFO读、写显示数据的装置，该装置包括一个与FIFO相连的存储器控制器，存储器控制器被配置成根据FIFO写信号向FIFO写入一部分显示数据；一个与FIFO及存储器控制器相连的输出显示控制器，输出显示控制器被配置成根据正从FIFO中读取的显示数据项，向存储器控制器生成FIFO写信号；一个可编程存储器电路，它被配置成存储一个指示要从FIFO中读取的显示数据项的显示数据项值。2．权利要求1描述的装置，其中，FIFO被配置成当发生下溢情况时生成一个下溢信号，其中FIFO进一步被配置成当发生上溢情况时生成一个上溢信号；输出显示控制器连接成接收下溢信号和上溢信号。3．权利要求2描述的装置，其中，显示数据项值根据上溢信号而递增。4．权利要求2描述的装置，其中，显示数据项值根据下溢信号而递减。5．权利要求1描述的装置，进一步包括一个计数器电路，它被配置成指示与FIFO中当前正被读取的显示数据项对应的当前显示数据项值。6．权利要求5描述的装置，其中，输出显示控制器进一步根据当前显示数据项值生成FIFO写信号。7．权利要求1描述的装置，其中，可编程存储器电路是一个第一寄存器。8．权利要求5描述的装置，其中，计数器电路是一个第二寄存器。9．权利要求1描述的装置，其中，存储器控制器在第一时钟信号控制下向FIFO装入部分数据，显示数据在第二时钟信号控制下被输出FIFO。10．权利要求9描述的装置，其中，第一时钟信号与第二时钟信号有可变的时钟频率。11．权利要求10描述的装置，其中，第一时钟信号是系统时钟信号，第二时钟信号是视频时钟信号。12．权利要求1描述的装置，进一步包括一个与存储器控制器相连的存储器，存储器控制器由该存储器提供显示数据。13．权利要求1描述的装置，进一步包括一个输出显示器，其中，显示数据是根据FIFO读信号被从FIFO输出到输出显示器的。14．一种从/向先进先出存储器(FIFO)读、写显示数据的方法，该方法包括以下步骤在一个可编程存储器电路中，存储一个指示要从FIFO中读取的显示数据项的显示数据项值；根据来自一个输出显示控制器的FIFO写信号，用一个存储器控制器向FIFO写入一部分显示数据；根据来自输出显示控制器的FIFO读信号，顺序读取FIFO中多个显示数据项的每个显示数据项；根据正从FIFO中读取的显示数据项，生成FIFO写信号。15．权利要求14描述的方法，进一步包括的步骤是，在初始稳定阶段过后，调整显示数据项值，以降低FIFO中发生上溢情况和下溢情况的概率。16．权利要求15描述的方法，其中，调整步骤所包括以下步骤根据FIFO中发生的上溢情况利用FIFO生成一个上溢信号；根据上溢信号递增显示数据项值；根据FIF...

【专利技术属性】
技术研发人员：S克里斯纳慕尔蒂，JR佩特尔森，PA舒帕克，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]