半导体存储器件及其操作方法技术

本申请公开了半导体存储器件及其操作方法。半导体存储器件包括：多个存储块，其包括多个字线；多个感测放大电路，每个感测放大电路由多个存储块之中的相邻存储块共享；刷新计数器，其适于产生计数地址，所述计数地址的值根据刷新命令而增加；地址储存电路，其适于通过在不同时间对激活地址进行采样来储存第一目标地址和第二目标地址；以及控制电路，其适于根据所述刷新命令来激活与所述计数地址和所述第一目标地址中的一个相对应的字线，以及根据激活命令来激活与所述激活地址和所述第二目标地址中的一个或多个相对应的至少一个字线。线。线。

【技术实现步骤摘要】
半导体存储器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年6月24日提交的申请号为10
‑
2020
‑
0077071的韩国专利申请的优先权，其全部内容通过引用合并于此。


[0003]本文中描述的各个实施例涉及半导体设计技术，并且更具体地，涉及用于执行刷新操作的半导体存储器件及其操作方法。

技术介绍

[0004]半导体存储器件包括多个存储单元。每个存储单元可以包括用作开关的晶体管和储存电荷(即，数据)的电容器。数据可以具有两个逻辑电平中的一个，即，高逻辑电平(例如，逻辑1)或低逻辑电平(逻辑0)。数据的逻辑电平可以取决于电容器中是否储存有电荷，即，电容器的端子电压是高还是低。
[0005]由于数据以累积在电容器中的电荷的形式被储存，因此理论上储存数据不应消耗功率。然而，由于由晶体管的PN耦合引起的电流泄漏，可能无法稳定地维持储存在每个存储单元的电容器中的初始电荷量。结果，储存在存储单元中的数据可能会丢失。为了尝试防止丢失数据，可以在数据被丢失之前读取存储单元中的数据，并且可以对电容器再充电以确保储存足够量的电荷。可以在设置的时段重复执行此操作以保留准确的数据。(给存储单元再充电的过程可以被称为刷新操作，例如“正常刷新操作”)。
[0006]除了执行正常的刷新操作之外，还可以对可能由于行锤击现象而丢失数据的字线的存储单元执行“目标刷新操作”。行锤击是指如下的现象：耦接至同一字线的或耦接至与特定字线相邻的字线的存储单元的数据会由于该字线的高激活频率而损坏或失真。为了防止行锤击，可以对频繁激活(例如，设定的次数)的字线或者对相邻的字线执行目标刷新操作。
[0007]在字线以刷新周期被周期性地刷新的正常刷新操作期间，目标刷新操作被附加地执行。换句话说，在刷新周期期间，一起执行用于顺序地刷新字线的正常刷新操作和用于仅刷新字线之中的某些字线的目标刷新操作。因此，可以基于刷新命令来执行当前目标刷新操作。但是，随着存储器件尺寸的变小，对在单个刷新周期内分配正常刷新操作和目标刷新操作有限制，这会导致刷新保持时间的下降以及对行锤击的耐久性下降。

技术实现思路

[0008]各个实施例针对能够基于激活刷新命令来执行目标刷新操作以及基于刷新命令来执行目标刷新操作的半导体存储器件及其操作方法。
[0009]根据一个实施例，一种半导体存储器件包括：多个存储块，其包括多个字线；多个感测放大电路，每个感测放大电路由多个存储块之中的相邻存储块共享；刷新计数器，其适于产生计数地址，所述计数地址的值根据刷新命令而增加；地址储存电路，其适于通过在不
同时间对激活地址进行采样来储存第一目标地址和第二目标地址；以及控制电路，其适于根据刷新命令来激活与计数地址和第一目标地址中的一个相对应的字线，以及根据激活命令来激活与激活地址和第二目标地址中的一个或多个相对应的至少一个字线。
[0010]根据一个实施例，一种半导体存储器件包括：单元阵列区，在所述单元阵列区中设置多个字线；第一采样锁存器，其适于根据第一采样信号来将激活地址储存为第一目标地址；第二采样锁存器，其适于根据第二采样信号来将激活地址储存为第二目标地址；刷新控制电路，其适于：当刷新命令的输入的数量达到第一阈值时，选择第一目标地址；以及当激活命令的输入的数量大于或等于第二阈值时，根据将激活地址与第二目标地址进行比较的结果来选择第二目标地址命令，所述刷新控制电路适于提供选中的地址作为刷新地址；以及行控制电路，其适于：响应于激活命令而激活与激活地址相对应的字线，以及响应于刷新命令或激活命令而激活与刷新地址相对应的字线。
[0011]根据一个实施例，提供了一种半导体存储器件的操作方法，该半导体存储器件包括：多个存储块，其包括多个字线；以及多个感测放大电路，每个感测放大电路由多个存储块之中的相邻存储块共享，所述操作方法包括：根据第一采样信号来将激活地址储存为第一目标地址；根据第二采样信号来将激活地址储存为第二目标地址；当刷新命令的输入的数量达到第一阈值时，选择第一目标地址，以及当激活命令的输入的数量大于或等于第二阈值时，根据将激活地址与第二目标地址进行比较的结果来选择第二目标地址，以及提供选中的地址作为刷新地址；以及响应于激活命令来激活与激活地址相对应的字线，以及响应于刷新命令来激活与刷新地址相对应的字线。
[0012]根据一个实施例，一种半导体存储器件包括：共享感测放大电路的第一存储块和第二存储块；地址储存电路，其适于：将所提供的激活地址之中的指示第一存储块内的字线的采样地址储存为目标地址；以及控制电路，其适于：当激活命令的输入的数量达到阈值时，根据当前提供的激活地址是否指示第二存储块来激活字线。
[0013]与下面的详细描述相关的本领域普通技术人员将结合附图更好地理解本文所公开的实施例的这些和其他特征和优点。
附图说明
[0014]图1是示出根据本专利技术的一个实施例的半导体存储器件的框图。
[0015]图2A和图2B是示出诸如图1的半导体存储器件之类的半导体存储器件的单元阵列区的视图。
[0016]图3是示出诸如图1的模式控制电路之类的模式控制电路的详细框图。
[0017]图4是示出诸如图3的模式设定电路之类的模式设定电路的详细电路图。
[0018]图5是用于描述根据本专利技术的一个实施例的半导体存储器件的操作的波形图。
[0019]图6是帮助理解图5的视图。
具体实施方式
[0020]下面参考附图更详细地描述本专利技术的各种实施例。然而，本专利技术可以以不同的形式实施，并且因此不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例以便使本公开透彻和完整，并将本专利技术的范围充分传达给本领域技术人员。贯穿本公开，在本专利技术
的各个附图和实施例中，相同的附图标记指代相同的部件。注意，对“一个实施例”、“另一实施例”等的提及不一定仅意味着一个实施例，并且对任何这样的短语的不同提及不一定是相同的(一个或多个)实施例。当在本文中使用时，术语“实施例”未必指代所有实施例。
[0021]将理解，尽管术语“第一”、“第二”、“第三”等可以在本文中用于标识各种元件，但是这些元件不受这些术语的限制。这些术语被用于将具有相同或相似名称的一个元件与另一个元件区分开。因此，在一个实例中的第一元件在另一实例中也可以被称为第二元件或第三元件，而不指示元件本身的任何变化。
[0022]还将理解的是，当一个元件被称为“连接至”或“耦接至”另一元件时，它可以直接位于另一元件上、连接至另一元件或耦接至另一元件，或者可能存在一个或多个居间元件。另外，还将理解的是，当元件被称为在两个元件之间时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或多个居间元件。除非另有说明或上下文另外指出，否则两个元件之间的通信(无论是直接连接/耦接还是间接连接/耦接)可以是有线的或无线的。
[0023]如在本文中使用的，单数形式也可以包括复本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：多个存储块，其包括多个字线；多个感测放大电路，所述多个感测放大电路中的每个由所述多个存储块之中的相邻存储块共享；刷新计数器，其适于：产生计数地址，所述计数地址的值根据刷新命令而增加；地址储存电路，其适于：通过在不同时间对激活地址进行采样来储存第一目标地址和第二目标地址；以及控制电路，其适于：根据所述刷新命令来激活与所述计数地址和所述第一目标地址中的一个相对应的字线，以及根据激活命令来激活与所述激活地址和所述第二目标地址中的一个或多个相对应的至少一个字线。2.根据权利要求1所述的半导体存储器件，其中，当所述刷新命令的输入的数量小于第一阈值时，所述控制电路激活与所述计数地址相对应的字线，其中，当所述刷新命令的输入的数量达到所述第一阈值时，所述控制电路激活与所述第一目标地址相对应的字线。3.根据权利要求1所述的半导体存储器件，其中，当所述激活命令的输入的数量大于或等于第二阈值时，所述控制电路通过判断分别对应于所述激活地址和所述第二目标地址的存储块是否共享所述多个感测放大电路中的一个来激活与所述激活地址和所述第二目标地址中的一个或多个相对应的所述至少一个字线。4.根据权利要求1所述的半导体存储器件，其中，所述控制电路包括：刷新控制电路，其适于：根据所述刷新命令的输入的数量是否达到第一阈值来选择所述计数地址或所述第一目标地址，以及当所述激活命令的输入的数量大于或等于第二阈值时，根据将所述激活地址与所述第二目标地址进行比较的结果来选择所述第二目标地址，所述刷新控制电路适于提供选中的地址作为刷新地址；以及行控制电路，其适于：响应于所述激活命令来激活与所述激活地址相对应的字线，以及响应于所述刷新命令来激活与所述刷新地址相对应的字线。5.根据权利要求4所述的半导体存储器件，其中，当分别对应于所述激活地址和所述第二目标地址的存储块不共享所述多个感测放大电路中的任何感测放大电路时，所述刷新控制电路选择所述第二目标地址。6.根据权利要求4所述的半导体存储器件，其中，当分别对应于所述激活地址和所述第二目标地址的存储块与所述多个感测放大电路之中的任何感测放大电路彼此不共享时，所述行控制电路响应于所述激活命令而在激活与所述激活地址相对应的字线之后的一定间隔处激活与所述刷新地址相对应的字线。7.根据权利要求4所述的半导体存储器件，其中，所述刷新控制电路包括：模式控制电路，其适于：当所述刷新命令的输入的数量小于所述第一阈值时将第一选择信号使能，当所述刷新命令的输入的数量达到所述第一阈值时将第二选择信号使能，以及当所述激活命令的输入的数量大于或等于所述第二阈值时，根据比较结果来将第三选择信号使能；以及选择电路，其适于输出所述刷新地址。
8.根据权利要求7所述的半导体存储器件，其中，所述模式控制电路包括：第一命令计数器，其适于：当所述刷新命令的输入的数量等于所述第一阈值时，将所述第一目标刷新模式信号使能；第二命令计数器，其适于：当所述激活命令的输入的数量大于或等于所述第二阈值时，将第二目标刷新模式信号使能；判定电路，其适于：通过根据所述第二目标刷新模式信号而将所述激活地址与所述第二目标地址进行比较来产生确定信号；以及模式设定电路，其适于：根据所述刷新命令、所述第一目标刷新模式信号和所述第二目标刷新模式信号以及所述确定信号来产生所述第一选择信号至所述第三选择信号。9.根据权利要求1所述的半导体存储器件，其中，所述地址储存电路包括：第一采样锁存器，其适于根据第一采样信号来将所述激活地址储存为所述第一目标地址；以及第二采样锁存器，其适于根据第二采样信号来将所述激活地址储存为所述第二目标地址。10.根据权利要求1所述的半导体存储器件，还包括：激活锁存器，其适于将与所述激活命令一起输入的输入地址储存为所述激活地址。11.一种半导体存储器件，包括：单元阵列区，在所述单元阵列区中设置有多个字线；第一采样锁存器，其适于：根据第一采样信号来将激活地址储存为第一目标地址；第二采样锁存器，其适于：根据第二采样信号来将所述激活地址储存为第二目标地址；刷新控制电路，其适于：当刷新命令的输入的数量达到第一阈值时，选择所述第一目标地址；以及当激活命令的输入的数量大于或等于第二阈值时，根据将所述激活地址与所述第二目标地址进行比较的结果来选择所述第二目标地址，所述刷新控制电路适于提供选中的地址作为刷新地址；以及行控制电路，其适于：响应于所述激活命令来激活与所述激活地址相对应的字线，以及响应于所述刷新命令或所述激...

【专利技术属性】
技术研发人员：林重昊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：