数据处理装置及数据处理方法制造方法及图纸

本申请公开了一种数据处理装置及数据处理方法。该装置包括：配置模块、输入路由模块、互联路由模块和多个乘加单元模块；配置模块根据输入数学模型对其他模块进行配置；输入路由模块根据配置建立输入数据通道到乘加单元模块的输入接口的输入路由；互联路由模块根据配置按照乘加单元模块的编号排序位数建立前级乘加单元模块的输出接口到后级乘加单元模块的输入接口的互联路由，以实现多个乘加单元模块的单向级联；乘加单元模块通过输入路由和/或互联路由获取其输入数据并根据配置其输入数据进行算术运算。该数据处理装置可以实现灵活复杂的算术运算，满足对数学模型切换和更新的需求，以及兼顾数据运算效率、数据传输效率和互联开销的平衡。和互联开销的平衡。和互联开销的平衡。

【技术实现步骤摘要】
数据处理装置及数据处理方法


[0001]本申请涉及数据处理
，尤其涉及一种数据处理装置及数据处理方法。

技术介绍

[0002]多数据算术运算的数据模型具备数据多、位宽大、吞吐量高的特点，通常需要对多个数据进行灵活复杂的算术运算。数据模型中的运算大多为数据之间或者数据与常数之间的乘法、加法、减法，以及数据的自身共轭等基本运算。
[0003]MIMD(Multiple Instruction Multiple Data，多指令多数据)处理装置，可以对多个输入数据进行复杂算术运算，其中，在MIMD处理装置中多个运算单元之间采用的互联路由方式通常为矩阵互联、共享总线或者全映射路由等。但是，在矩阵互联方式中，存在用于路由而无法实际运算的运算单元，会造成运算单元运算效率的浪费；在共享总线方式中，不能多个运算单元同时传输数据，运算单元之间的数据传输效率较低，以此降低了完成运算的速度；在全映射路由方式中，运算单元之间的连线开销以及选择器开销都比较大。因此，上述互联路由方式无法实现运算单元运算效率、数据传输效率和互联开销的平衡。

技术实现思路

[0004]本申请实施例提供了一种数据处理装置及数据处理方法，以实现在对多个输入数据进行复杂算术运算时兼顾运算单元运算效率、数据传输效率和互联开销的平衡。
[0005]第一方面，本申请实施例提供了一种数据处理装置，包括：配置模块、输入路由模块、互联路由模块和多个乘加单元(Multiply and Accumulate Unit，MAU)模块，其中，
[0006]所述配置模块，用于根据输入数学模型分别对所述输入路由模块、所述互联路由模块以及所述多个乘加单元模块进行配置，对应得到第一配置数据、第二配置数据和第三配置数据；
[0007]所述输入路由模块，用于根据所述第一配置数据，建立所述数据处理装置的多个输入数据通道到所述多个乘加单元模块的输入接口之间的输入路由；
[0008]所述互联路由模块，用于根据所述配置数据，按照所述多个乘加单元模块的编号排序位数建立所述多个乘加单元模块中前级乘加单元模块的输出接口到后级乘加单元模块的输入接口之间的互联路由，以实现所述多个乘加单元模块之间的单向级联；
[0009]所述乘加单元模块，用于通过所述输入路由和/或所述互联路由获取所述乘加单元模块的输入数据，并根据所述第三配置数据对所述乘加单元模块的输入数据进行算术运算。
[0010]第二方面，本申请实施例还提供了一种数据处理方法，应用于本申请任意实施例所述的数据处理装置中，包括：
[0011]通过配置模块根据输入数学模型对输入路由模块、互联路由模块以及多个乘加单元模块进行配置，对应得到第一配置数据、第二配置数据和第三配置数据；
[0012]通过所述输入路由模块根据所述第一配置数据，建立多个输入数据通道到所述多
个乘加单元模块的输入接口之间的输入路由；
[0013]通过所述互联路由模块根据所述配置模块的第二配置数据，按照所述多个乘加单元模块的编号排序位数建立所述多个乘加单元模块中前级乘加单元模块的输出接口到后级乘加单元模块的输入接口之间的路由，以实现所述多个乘加单元模块之间的单向级联；
[0014]通过所述输入路由模块接收所述数据处理装置的多个输入数据；
[0015]通过所述乘加单元模块基于所述输入路由和/或所述互联路由获取所述乘加单元模块的输入数据，并根据所述第三配置数据，对所述乘加单元模块的输入数据进行算术运算，并通过编号排序位数为最后一位的所述乘加单元模块得出与所述多个输入数据对应的算术运算结果。
[0016]本申请实施例提供的技术方案中，数据处理装置可以对多个装置输入数据进行灵活且复杂的算术运算，且能够满足多数据算数运算对于数学模型切换和更新的需求；同时，数据处理装置中的互联路由模块根据配置模块的配置，按照多个乘加单元模块的编号排序位数建立多个乘加单元模块中前级乘加单元模块的输出接口到后级乘加单元模块的输入接口之间的互联路由，以实现多个乘加单元模块之间的单向级联，而非双向级联，以此减小了互联路由开销，而且数据处理装置中不存在冗余的不进行实际算术运算的转发乘加单元模块，乘加单元模块之间的数据传输也高于共享总线方式的互联路由，由此本申请实施例提供的数据处理装置在对多个输入数据进行复杂算术运算时能够兼顾运算单元运算效率、数据传输效率和互联开销的平衡。
附图说明
[0017]图1为本申请实施例提供的一种数据处理装置的结构示意图；
[0018]图2为本申请实施例提供的一种乘加单元模块的结构示意图；
[0019]图3为本申请实施例提供的一种输入路由模块的结构示意图；
[0020]图4为本申请实施例提供的一种互联路由模块中第2位乘加单元模块的互联路由示例图；
[0021]图5为本申请实施例提供的一种互联路由模块中第3位乘加单元模块的互联路由示例图；
[0022]图6为本申请实施例提供的一种互联路由模块中第4位乘加单元模块的互联路由示例图；
[0023]图7为本申请实施例提供的一种互联路由模块中第X位乘加单元模块的互联路由示例图；
[0024]图8为本申请实施例提供的一种数据处理方法的结构示意图。
具体实施方式
[0025]应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0026]在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特有的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
[0027]为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请
的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
[0028]在一个示例性实施方式中，图1为本申请实施例提供的一种数据处理装置的结构示意图。该装置适用于对多输入数据进行灵活且复杂的算术运算的情况。如图1所示，本申请实施例提供的数据处理装置，包括：配置模块10、输入路由模块20、互联路由模块30和多个乘加单元模块40。其中，
[0029]配置模块10，用于根据输入数学模型对输入路由模块20、互联路由模块30以及多个乘加单元模块40进行配置，对应得到第一配置数据、第二配置数据和第三配置数据；
[0030]输入路由模块20，用于根据第一配置数据，建立数据处理装置的多个输入数据通道到多个乘加单元模块40的输入接口之间的输入路由；
[0031]互联路由模块30，用于根据第二配置数据，按照多个乘加单元模块40的编号排序位数建立多个乘加单元模块40中前级乘加单元模块的输出接口到后级乘加单元模块的输入接口之间的互联路由，以实现所述多个乘加单元模块之间的单向级联；
[0032]乘加单元模块40，用于通过输入路由和/或互联路由获取乘加单元模块40的输入数据，并根据第三配置数据对乘加单元模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理装置，其特征在于，包括：配置模块、输入路由模块、互联路由模块和多个乘加单元模块，其中，所述配置模块，用于根据输入数学模型分别对所述输入路由模块、所述互联路由模块以及所述多个乘加单元模块进行配置，对应得到第一配置数据、第二配置数据和第三配置数据；所述输入路由模块，用于根据所述第一配置数据，建立所述数据处理装置的多个输入数据通道到所述多个乘加单元模块的输入接口之间的输入路由；所述互联路由模块，用于根据所述第二配置数据，按照所述多个乘加单元模块的编号排序位数建立所述多个乘加单元模块中前级乘加单元模块的输出接口到后级乘加单元模块的输入接口之间的互联路由，以实现所述多个乘加单元模块之间的单向级联；所述乘加单元模块，用于通过所述输入路由和/或所述互联路由获取所述乘加单元模块的输入数据，并根据所述第三配置数据对所述乘加单元模块的输入数据进行算术运算。2.根据权利要求1所述的装置，其特征在于，所述乘加单元模块的输入接口包括：两个装置数据输入接口，用于接收所述数据处理装置的输入数据；所述乘加单元模块的输入接口包括：两个互联数据输入接口，用于接收前级乘加单元模块的输出数据；所述乘加单元模块的输入接口还包括：常数输入接口，用于接收所述配置模块配置的常数；所述乘加单元模块，用于根据所述第三配置数据，在通过所述输入接口接收的数据中选择一个或两个数据进行算术运算。3.根据权利要求2所述的装置，其特征在于，所述互联路由模块用于通过直连方式和/或选择器提供前级乘加单元模块的输出接口到后级乘加单元模块的互联数据输入接口之间的互联路由；其中，所述前级乘加单元模块的编号排序位数小于所述后级乘加单元模块的编号排序位数。4.根据权利要求3所述的装置，其特征在于，针对编号排序前四位的乘加单元模块，所述互联路由模块用于通过直连方式提供前级乘加单元模块的输出接口到后级乘加单元模块的互联数据输入接口之间的互联路由；针对除编号排序前四位之外的乘加单元模块，所述互联路由模块用于通过直连方式和选择器提供前级乘加单元模块的输出接口到后级乘加单元模块的互联数据输入接口之间的互联路由。5.根据权利要求4所述的装置，其特征在于，针对编号排序前四位的乘加单元模块，所述互联路由模块用于通过直连方式提供前级乘加单元模块的输出接口到后级乘加单元模块的互联数据输入接口之间的互联路由，包括：所述互联路由模块，用于通过直连方式提供第1位乘加单元模块的输出接口到第2位乘加单元模块的互联数据输入接口之间的互联路由，第1位乘加单元模块的输出接口和第2位乘加单元模块的输出接口到第3位乘加单元模块的互联数据输入接口之间的互联路由，第2位乘加单元模块的输出接口和第3位乘加单元模块的输出接口到第4位乘加单元模块的互联数据输入接口之间的互联路由。6.根据权利要求4所述的装置，其特征在于，针对除编号排序前四位之外的乘加单元模
块，所述互联路由模块用于通过直连方式和选择器提供前级乘加单元模块的输出接口到后级乘加单元模...

【专利技术属性】
技术研发人员：刘欢，冯立国，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：