电路生成方法、装置、设备及介质制造方法及图纸

本申请公开了一种电路生成方法、装置、设备及介质，属于集成电路技术领域。电路生成方法包括：获取第一电路；获取第二硬件描述语言HDL代码；根据第一电路和第二HDL代码，生成第二HDL代码对应的目标电路。本申请公开的电路生成方法、装置、设备及介质，能够提高电路分析效率。效率。效率。

【技术实现步骤摘要】
电路生成方法、装置、设备及介质


[0001]本申请属于集成电路
，具体涉及一种电路生成方法、装置、设备及介质。

技术介绍

[0002]硬件描述语言（Hardware Description Language，HDL）是电子系统硬件行为描述、结构描述、数据流描述的语言。利用HDL，数字电路系统的设计可以从顶层到底层逐层描述设计思想，用一系列分层次的模块来表示极其复杂的数字系统。
[0003]通常为提高HDL代码的可读性及便于对HDL代码功能进行仿真测试分析，在HDL代码编译为电路图时，电路图中通过添加标注、调整布局、跟踪信号等操作，实现对HDL的理解分析。
[0004]但是若一个HDL代码生成的电路图已经进行了布局优化、层次调整、添加标注等操作，此时如果HDL代码进行了修改更新，基于修改后的HDL代码重新生成的电路图，无法继承原有电路图中的布局、标注等信息，这就需要重新进行分析、调整布局等，造成之前的分析成果浪费，电路分析效率较低。

技术实现思路

[0005]本申请实施例的目的是提供一种电路生成方法、装置、设备及介质，能够解决电路分析效率低的问题。
[0006]第一方面，本申请实施例提供了一种电路生成方法，包括：获取第一电路；获取第二HDL代码；根据第一电路和第二HDL代码，生成第二HDL代码对应的目标电路。
[0007]第二方面，本申请实施例提供了一种电路生成装置，包括：第一获取模块，用于获取第一电路；第二获取模块，用于获取第二HDL代码；生成模块，用于根据第一电路和第二HDL代码，生成第二HDL代码对应的目标电路。
[0008]第三方面，本申请实施例提供了一种电子设备，包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第一方面所述的方法的步骤。
[0009]第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第一方面所述的方法的步骤。
[0010]第五方面，本申请实施例提供了一种芯片，包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第一方面所述的方法的步骤。
[0011]在本申请实施例中，通过获取第一电路和第二HDL代码，根据第一电路和第二HDL代码，生成第二HDL代码对应的目标电路，使得目标电路能够继承第一电路的结构。基于第一电路的分析成果对目标电路进行分析，能够提高对目标电路的分析效率。
附图说明
[0012]图1是本申请实施例提供的电路生成的第一种过程示意图；图2是本申请实施例提供的电路生成的第二种过程示意图；图3是本申请实施例提供的电路生成的第三种过程示意图；图4是本申请实施例提供的电路生成方法的流程示意图；图5是本申请实施例提供的第一电路的第一种示意图；图6是本申请实施例提供的第二RTL代码对应的第二电路的示意图；图7是本申请实施例提供的目标电路的第一种示意图；图8是本申请实施例提供的第一电路的第二种示意图；图9是本申请实施例提供的第二netlist代码对应的第二电路的第一种示意图；图10是本申请实施例提供的目标电路的第二种示意图；图11是本申请实施例提供的第一电路的第三种示意图；图12是本申请实施例提供的第二netlist代码对应的第二电路的第二种示意图；图13是本申请实施例提供的目标电路的第三种示意图；图14是本申请实施例提供的电路生成装置的结构示意图；图15是本申请实施例提供的电子设备的结构示意图；图16是实现本申请实施例的电子设备的硬件结构示意图。
具体实施方式
[0013]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
[0014]本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
[0015]下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的电路生成方法、装置、设备及介质进行详细地说明。
[0016]在本申请实施例的一些可能实现中，HDL代码有两种描述风格：寄存器传输级（register
‑
transfer level，RTL）描述风格和网表（netlist）描述风格。RTL描述风格的HDL代码又被称之为RTL代码，netlist描述风格的HDL代码又被称之为netlist代码。RTL代码是行为级的描述方式，netlist代码是门级电路的描述方式。RTL代码用赋值语句对电路中的关键信号进行描述，赋值语句中等号“=”左边的变量对应一个单元的输出线网。netlist代码采用实例化引用的方式描述电路结构，代码中的每个单元（代码块）都对应一个实例。
[0017]当HDL代码为RTL代码时，电路生成的过程如图1所示。图1是本申请实施例提供的电路生成的第一种过程示意图。
[0018]首先，将原始RTL代码按照HDL代码转化电路的步骤进行转化，得到转化后的电路
（以下称之为转化电路图）；根据电路中各个子电路的连接关系、数据流向等对转化电路图进行电路整理，整理出一份反映RTL架构和功能的电路图称为整理电路图（即第一电路）。若发现RTL代码存在错误或需要代码优化可对原始代码进行局部修改，修改后的代码为新RTL代码，新RTL代码按照RTL代码转化电路的步骤再进行转化，转化后的电路称为新转化电路图（即第二电路）。其中，新转化电路图仍然为一个没有任何整理的电路。将新转化电路图与整理电路图进行映射，新转化电路图与整理电路图映射成功的部分继承整理电路图中相应编辑信息，包括实例布局、电路层次、标注信息等，然后仅对RTL代码修改部分进行调整布局，得到一份反映新RTL代码的架构和功能的电路图，称为新整理电路图（即目标电路）。由于目标电路最大程度继承第一电路的编辑信息，因此大大减少了后续分析整理目标电路的时间，能够提高对目标电路的分析效率。
[0019]当HDL代码为netlist代码时，电路生成的过程如图2所示。图2是本申请实施例提供的电路生成的第二种过程示意图。
[0020]首先，将原始netlist代码按照HDL代码转化电路的步骤进行转化，得到转化后的电路（以下称之为转化电路图）；根据电路中各个子电路的连接关系、数据流向等进行电路整理，整理出一份反映netlist架构和功能的电路图称为整理电路图（即第一电路）。若发现netlis本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路生成方法，其特征在于，所述方法包括：获取第一电路；获取第二硬件描述语言HDL代码；根据所述第一电路和所述第二硬件描述语言HDL代码，生成所述第二硬件描述语言HDL代码对应的目标电路。2.根据权利要求1所述的方法，其特征在于，所述根据所述第一电路和所述第二硬件描述语言HDL代码，生成所述第二硬件描述语言HDL代码对应的目标电路，包括：将所述第二硬件描述语言HDL代码对应的第二电路与所述第一电路进行映射，得到所述第二硬件描述语言HDL代码对应的目标电路。3.根据权利要求2所述的方法，其特征在于，所述将所述第二硬件描述语言HDL代码对应的第二电路与所述第一电路进行映射，得到所述第二硬件描述语言HDL代码对应的目标电路，包括：将所述第二电路与所述第一电路进行同名输出线网映射，得到所述目标电路。4.根据权利要求2所述的方法，其特征在于，所述将所述第二硬件描述语言HDL代码对应的第二电路与所述第一电路进行映射，得到所述第二硬件描述语言HDL代码对应的目标电路，包括：将所述第二电路与所述第一电路进行同名实例映射，得到所述目标电路。5.根据权利要求2所述的方法，其特征在于，所述将所述第二硬件描述语言HDL代码对应的第二电路与所述第一电路进行映射，得到所述第二硬件描述语言HDL代码对应的目标电路之前，所述方法还包括：转化所述第二硬件描述语言HDL代码，得到所述第二电路。6.根据权利要求1所述的方法，其特征在于，所述第二硬件描述语言HDL代码包括：所述第一电路对应的第一HDL代码被修改后，得到的HDL代码。7.根据权利要求1所述的方法，其特征在于，所述第一电路包括第一注释信息，且所述第一注释信息位于所述第一电路中与第一HDL代码包括的所述第一注释信息对应的第一代码块相对应的位置，所述第一HDL代码为所述第一电路对应的HDL代码。8.根据权利要求1所述的方法，其特征在于，所述第二硬件描述语言HDL代码包括第二注释信息；所述目标电路包括所述第二注释信息，且所述目标电路中的所述第二注释信息位于所述目标电路中与所述第二硬件描述语言HDL代码包括的所述第二注释信息对应的第二代码块相对应的位置。9.一种电路生成...

【专利技术属性】
技术研发人员：丁柯，张薇，张崇茜，
申请(专利权)人：北京芯愿景软件技术股份有限公司，
类型：发明
国别省市：