移位寄存器单元及其驱动方法、移位寄存器及显示装置制造方法及图纸

本申请公开了一种移位寄存器单元及其驱动方法、移位寄存器及显示装置。其中，移位寄存器单元包括输入模块、输出模块、第一下拉模块、下拉控制模块以及电压调节模块。电压调节模块中第一电容的充电量与第一节点的电压正相关，第一电容的充电量则影响第三节点的电压，而第三节点的电压影响第三电压信号端对第二节点的电压的拉高程度，进而影响第二电压信号端对第一节点的电压的拉低程度。换而言之，通过电压调节模块的设置，可以有效保证第一节点与第二节点之间电压匹配程度，进而有助于提升输出信号的质量，有效避免显示面板显示异常。有效避免显示面板显示异常。有效避免显示面板显示异常。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、移位寄存器及显示装置


[0001]本申请属于显示
，尤其涉及一种移位寄存器单元及其驱动方法、移位寄存器及显示装置。

技术介绍

[0002]目前，非晶硅栅极驱动(Amorphous Silicon Gate，ASG)技术已经比较广泛地应用在显示面板领域中。ASG电路可以通过输出信号对显示面板进行行扫描驱动，ASG完成对显示面板中一帧的扫描驱动后，通常会进入到消隐(blanking)时段。在消隐时段，可以通过控制输出信号的下拉节点(通常为晶体管的栅极点)，使得输出信号的上拉节点与低电位连通，以拉低上拉节点的电位。
[0003]然而，相关技术中，受到ASG电路中晶体管的阈值电压偏移等因素的影响，上拉节点与下拉节点之间可能出现电压不匹配的现象，进而影响输出信号的质量，并导致显示面板显示异常。

技术实现思路

[0004]本申请实施例提供一种移位寄存器单元及其驱动方法、移位寄存器及显示装置，以解决相关技术中上拉节点与下拉节点电压不匹配，影响输出信号的质量，并导致显示面板显示异常的问题。
[0005]第一方面，本申请实施例提供一种移位寄存器单元，包括：
[0006]输入模块，输入模块耦接至第一输入信号端、第一电压信号端以及第一节点，输入模块被配置为在第一输入信号端的控制下，将来自第一电压信号端的第一电压信号传输至第一节点；
[0007]输出模块，输出模块耦接至时钟信号端、输出信号端以及第一节点，输出模块被配置为在第一节点的控制下，将来自时钟信号端的时钟信号传输至输出信号端；
[0008]第一下拉模块，第一下拉模块耦接至第一节点、第二节点以及第二电压信号端，下拉模块被配置为在第二节点的控制下，通过第二电压信号端将第一节点的电位拉低；
[0009]下拉控制模块，下拉控制模块耦接至第三电压信号端、第三节点以及第二节点，下拉控制模块被配置为在第三节点的控制下，通过第三电压信号端将第二节点的电位拉高；
[0010]电压调节模块，电压调节模块包括第一电容，电压调节模块耦接至第二输入信号端、第一输入信号端、第一电压信号端、第一节点以及第三节点，电压调节模块被配置为在第二输入信号端的控制下，通过第一电压信号端对第一电容的第一端充电，且在第一节点与第一输入信号端的控制下，通过第一电压信号端对第一电容的第二端充电，第一电压信号端对第一电容的第二端的充电量与第一节点的电压正相关，第一电容的第一端与第三节点连接。
[0011]第二方面，本申请实施例提供了一种移位寄存器，包括：多级如第一方面所示的移位寄存器单元；其中，
[0012]第n级移位寄存器单元的第一输入信号端连接第n
‑
1级移位寄存器单元的输出信号端；第n级移位寄存器单元的第二输入信号端连接第n
‑
2级移位寄存器单元的输出信号端，n为大于2的整数。
[0013]第三方面，本申请实施例提供了一种显示装置，包括如第二方面所示的移位寄存器。
[0014]第四方面，本申请实施例提供了一种应用于如第一方面所示的移位寄存器单元的驱动方法，该方法包括：
[0015]在第一阶段，第一输入信号端输入低电位，第二输入信号端输入高电位，通过第一电压信号端对第一电容的第一端充电，以拉高第三节点的电位；
[0016]在第二阶段，第一输入信号端输入高电位，第二输入信号端输入低电位，通过第一电压信号端拉高第一节点的电位，通过第一电压信号端对第一电容的第二端充电，以进一步拉高第三节点的电位；其中，第一电压信号端对第一电容的第二端的充电量与第一节点的电位正相关；
[0017]在第三阶段，时钟信号端输入高电位，以使输出信号端输出高电位；
[0018]在第四阶段，在第三节点的控制下，通过第三电压信号端拉高第二节点的电位；在第二节点的控制下，通过第二电压信号端拉低第一节点的电位。
[0019]本申请实施例提供的移位寄存器单元及其驱动方法、移位寄存器及显示装置中，电压调节模块中第一电容的充电量与第一节点的电压正相关，第一电容的充电量则影响第三节点的电压，而第三节点的电压影响第三电压信号端对第二节点的电压的拉高程度，进而影响第二电压信号端对第一节点的电压的拉低程度。换而言之，通过电压调节模块的设置，可以有效保证第一节点与第二节点之间电压匹配程度，进而有助于提升输出信号的质量，有效避免显示面板显示异常。
附图说明
[0020]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1是相关技术中移位寄存器单元的结构示意图；
[0022]图2为图1所示的移位寄存器单元的各个信号端的输入信号的时序图；
[0023]图3是本申请实施例提供的移位寄存器单元的结构示意图之一；
[0024]图4为图3所示的移位寄存器单元的各个信号端的输入信号的时序图的一个示例图；
[0025]图5是本申请实施例提供的移位寄存器单元的一种结构示意图；
[0026]图6是本申请实施例提供的移位寄存器单元的再一种结构示意图；
[0027]图7是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0028]图8是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0029]图9是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0030]图10是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0031]图11是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0032]图12是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0033]图13是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0034]图14是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0035]图15是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0036]图16是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0037]图17是本申请实施例提供的移位寄存器单元的另一种结构示意图；
[0038]图18是图16或图17所示的移位寄存器单元的各个信号端的输入信号的时序图；
[0039]图19是本申请实施例提供的移位寄存器的一种结构示意图；
[0040]图20是本申请实施例提供的移位寄存器的再一种结构示意图；
[0041]图21是本申请实施例提供的显示面板的结构示意图；
[0042]图22是本申请实施例提供的驱动方法的流程示意图。
[0043]图中示出：100
‑
输入模块、200
‑
输出模块、300
‑
第一下拉模块、400
‑
下拉控制模块、500
‑...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块，所述输入模块耦接至第一输入信号端、第一电压信号端以及第一节点，所述输入模块被配置为在所述第一输入信号端的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第一节点；输出模块，所述输出模块耦接至时钟信号端、输出信号端以及所述第一节点，所述输出模块被配置为在所述第一节点的控制下，将来自所述时钟信号端的时钟信号传输至所述输出信号端；第一下拉模块，所述第一下拉模块耦接至所述第一节点、第二节点以及第二电压信号端，所述下拉模块被配置为在所述第二节点的控制下，通过所述第二电压信号端将所述第一节点的电位拉低；下拉控制模块，所述下拉控制模块耦接至第三电压信号端、第三节点以及所述第二节点，所述下拉控制模块被配置为在所述第三节点的控制下，通过所述第三电压信号端将所述第二节点的电位拉高；电压调节模块，所述电压调节模块包括第一电容，所述电压调节模块耦接至第二输入信号端、所述第一输入信号端、所述第一电压信号端、所述第一节点以及所述第三节点，所述电压调节模块被配置为在所述第二输入信号端的控制下，通过所述第一电压信号端对所述第一电容的第一端充电，且在所述第一节点与所述第一输入信号端的控制下，通过所述第一电压信号端对所述第一电容的第二端充电，所述第一电压信号端对所述第一电容的第二端的充电量与所述第一节点的电压正相关，所述第一电容的第一端与所述第三节点连接。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第二下拉模块；所述第二下拉模块耦接至所述第一电容的第二端、所述第二输入信号端以及所述第二电压信号端；所述第二下拉模块被配置为在所述第二输入信号端的控制下，通过所述第二电压信号端将所述第一电容的第二端的电位拉低。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述电压调节模块还包括第一晶体管、第二晶体管以及第三晶体管，所述第二下拉模块包括第四晶体管；其中，所述第一晶体管的栅极连接所述第一输入信号端，所述第一晶体管的源极连接所述第一电压信号端，所述第一晶体管的漏极连接所述第二晶体管的源极；所述第二晶体管的栅极连接所述第一节点，所述第二晶体管的漏极连接所述第四晶体管的源极与所述第一电容的第二端；所述第四晶体管的栅极连接所述第二输入信号端，所述第四晶体管的漏极连接所述第二电压信号端；所述第三晶体管的栅极连接所述第二输入信号端，所述第三晶体管的源极连接所述第一电压信号端，所述第三晶体管的漏极连接所述第三节点。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括第五晶体管；所述第五晶体管的栅极连接所述第三节点，所述第五晶体管的源极连接所述第三电压信号端，所述第五晶体管的漏极连接所述第二节点。
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括第六晶体管与第七晶体管；其中，所述第六晶体管的栅极与源极均连接所述第三电压信号端，所述第六晶体管的漏极与所述第七晶体管的栅极连接；所述第七晶体管的源极连接所述第三电压信号端，所述第七晶体管的漏极连接所述第二节点。6.根据权利要求4所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括第六晶体管与第七晶体管；其中，所述第六晶体管的栅极与源极均连接所述第三电压信号端，所述第六晶体管的漏极与所述第七晶体管的栅极连接；所述第七晶体管的源极与所述第五晶体管的漏极连接，所述第七晶体管的漏极连接所述第二节点。7.根据权利要求5或6所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第三下拉模块，所述第三下拉模块包括第八晶体管与第九晶体管；其中，所述第八晶体管的栅极连接所述第一节...

【专利技术属性】
技术研发人员：金慧俊，秦丹丹，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：