芯片封装方法技术

本发明专利技术公开了一种芯片封装方法，包括：提供基底，所述基底包括衬底和位于衬底表面的客户层，所述客户层的表面为基底的第一表面，与所述第一表面相对的衬底的表面为第二表面，所述客户层内形成有若干焊垫；刻蚀所述基底的第二表面，形成开孔，开孔的底部暴露出焊垫的表面；在开孔内壁表面和底部形成绝缘层；采用具有平顶光束轮廓的激光对位于开孔内的绝缘层进行烧蚀，并暴露出焊垫的表面。本发明专利技术通过先用干法刻蚀孔底客户氧化硅层，铺上绝缘层后再采用具有平顶光束轮廓的激光束仅将孔底的绝缘层烧蚀，在低成本水平达到不打穿客户金属层的效果，实现更高的可靠性结构。实现更高的可靠性结构。实现更高的可靠性结构。

【技术实现步骤摘要】
芯片封装方法


[0001]本专利技术涉及半导体
，特别是关于一种芯片封装方法。

技术介绍

[0002]参图1a和图1b所示，晶圆级先进封装工艺中，为了实现金属布线层与焊垫201的连接，在硅通孔内先形成绝缘层202，绝缘层202不做图形，然后直接用镭射203直接打穿客户层204，该方式成本虽然低，但是可靠性差。
[0003]参图2a和2b所示，在另一现有技术中，为了实现金属布线层与焊垫301的连接，在硅通孔内先形成绝缘层302，然后对绝缘层302曝光显影，并暴露出客户层304表面，然后采用干法刻蚀303的方式对暴露出的客户层304进行刻蚀，并暴露出焊垫301，该方式成本高，工艺流程长。
[0004]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0005]本专利技术的目的在于提供一种芯片封装方法，其客户层不易开裂，不损失金属焊垫，可靠性高。
[0006]为实现上述目的，本专利技术的实施例提供了一种芯片封装方法，包括：
[0007]提供基底，所述基底包括衬底和位于衬底表面的客户层，所述客户层的表面为基底的第一表面，与所述第一表面相对的衬底的表面为第二表面，所述客户层内形成有若干焊垫；
[0008]刻蚀所述基底的第二表面，形成开孔，开孔的底部暴露出焊垫的表面；
[0009]在开孔内壁表面和底部形成绝缘层；
[0010]采用具有平顶光束轮廓的激光对位于开孔内的绝缘层进行烧蚀，并暴露出焊垫的表面。
[0011]在本专利技术的一个或多个实施方式中，包括：刻蚀所述基底的第二表面至客户层表面；干法刻蚀暴露的客户层至焊垫表面。
[0012]在本专利技术的一个或多个实施方式中，采用等离子体刻蚀所述基底的第二表面至客户层表面。
[0013]在本专利技术的一个或多个实施方式中，还包括：提供基板，将所述基底的第一表面与基板压合后，再形成所述开孔。
[0014]在本专利技术的一个或多个实施方式中，所述基板采用玻璃。
[0015]在本专利技术的一个或多个实施方式中，还包括位于所述基板和基底之间的遮挡墙，所述遮挡墙对应所述焊垫的位置设置。
[0016]在本专利技术的一个或多个实施方式中，所述绝缘层的材料选自有机绝缘聚合物或无机绝缘介电材料。
[0017]在本专利技术的一个或多个实施方式中，所述客户层为氧化硅层。
[0018]本专利技术的实施例提供了一种芯片封装方法，包括：
[0019]提供一晶圆，所述晶圆包括阵列排布的多个芯片单元，每个芯片单元分别包括一基底，所述基底包括衬底和位于衬底表面的客户层，所述客户层的表面为基底的第一表面，与所述第一表面相对的衬底的表面为第二表面，所述客户层内形成有若干焊垫；
[0020]刻蚀所述基底的第二表面，形成开孔，开孔的底部暴露出焊垫的表面；
[0021]在开孔内壁表面和底部形成绝缘层；
[0022]采用具有平顶光束轮廓的激光对位于开孔内的绝缘层进行烧蚀，并暴露出焊垫的表面；
[0023]通过切割工艺分割所述晶圆，形成多个芯片单元的封装结构。
[0024]在本专利技术的一个或多个实施方式中，包括：刻蚀所述基底的第二表面至客户层表面；干法刻蚀暴露的客户层至焊垫表面。
[0025]与现有技术相比，本专利技术通过先用干法刻蚀孔底客户氧化硅层，铺上绝缘层后再采用具有平顶光束轮廓的激光束仅将孔底的绝缘层烧蚀，在低成本水平达到不打穿客户金属层的效果，实现更高的可靠性结构。
附图说明
[0026]图1a和1b是现有技术中采用镭射直接打穿绝缘层和客户层的流程示意图；
[0027]图2a和2b是现有技术中采用干法刻蚀以暴露焊垫的流程示意图；
[0028]图3
‑
8是根据本专利技术一实施方式的芯片封装流程示意图；
[0029]图9是根据本专利技术一实施方式的晶圆剖视图。
具体实施方式
[0030]如
技术介绍
所述，晶圆级先进封装工艺中出于成本考虑，往往采用紫外、红外或者绿光镭射直接对客户层进行破坏，使重新布线层可以与客户金属层相连。但这容易导致客户层的氧化硅和金属材料本身因瞬间吸收高能量而产生非弹性的高温形变，其中属于脆性材料的氧化硅层有概率沿其晶相开裂，进而影响产品功能及其可靠性。同时因为打孔深度达到遮挡墙位置，该位置若恰好有微小气泡，激光会在该位置发生折射引起周边位置烧焦而不烧穿，乃至损伤客户层。
[0031]部分半导体企业在制作晶圆时，客户层底部的硅层并未全部被氧化硅代替，镭射打孔若打到硅位置会导致后续线路制作时短路。因此针对该种类晶圆需要采用不损伤焊垫、但更为繁琐的TSV工艺，大大增加了成本。
[0032]另外，现有的镭射工艺的光斑通常为高斯分布，即中心处光强最大，向边缘方向逐渐减弱，导致深度均一性无法控制。
[0033]为了解决上述的技术问题，本专利技术通过先用干法刻蚀孔底客户氧化硅层，铺上绝缘层后再采用具有平顶光束轮廓的激光束仅将孔底的绝缘层烧蚀，在低成本水平达到不打穿客户金属层的效果，实现更高的可靠性结构。使用到更加均一的平顶光束，可以做到几乎不损失客户金属层。
[0034]下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保
护范围并不受具体实施方式的限制。
[0035]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0036]请参考图3，根据本专利技术一实施方式的芯片封装方法，包括提供一基底10。基底10包括衬底11和位于衬底11表面的客户层12，客户层12的表面为基底的第一表面101，与所述第一表面101相对的衬底11的表面为第二表面102，所述客户层12内形成有若干焊垫13。
[0037]基底10的第二表面102为无器件面，第一表面101为有器件面。客户层12内形成有半导体器件(图未示)，焊垫13的数量为多个，分立排布在半导体器件的外围。
[0038]本实施例中，焊垫13的形状为矩形，在本专利技术的其他实施例中所述焊垫13还可以是其他合适的形状，焊垫13作为半导体器件的内部电路与外部电路连接的输入/输出端。所述半导体器件可以是指指纹传感芯片、影像传感芯片、光电二极管芯片或微机电芯片等。衬底11为硅、锗、GaAs、InP、GaN等，优选采用硅。所述客户层12为氧化硅层。
[0039]请参考图4所示，所述方法还包括提供一基板20，在基板20的一表面上形成遮挡墙30，遮挡墙30围成一空腔(图未示)，半导体器件与空腔相对应。
[0040]本实施例中，基板20在后续工艺中覆盖半导体器件的功能表面，用于对功能表面进行保护。由于需要光线透过基板20到达功能表面，因此，基板20具有较高的透光性，为透光材料。基板20的两个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装方法，其特征在于，包括：提供基底，所述基底包括衬底和位于衬底表面的客户层，所述客户层的表面为基底的第一表面，与所述第一表面相对的衬底的表面为第二表面，所述客户层内形成有若干焊垫；刻蚀所述基底的第二表面，形成开孔，开孔的底部暴露出焊垫的表面；在开孔内壁表面和底部形成绝缘层；和采用具有平顶光束轮廓的激光对位于开孔内的绝缘层进行烧蚀，并暴露出焊垫的表面。2.如权利要求1所述的芯片封装方法，其特征在于，包括：刻蚀所述基底的第二表面至客户层表面；和干法刻蚀暴露的客户层至焊垫表面。3.如权利要求2所述的芯片封装方法，其特征在于，采用等离子体刻蚀所述基底的第二表面至客户层表面。4.如权利要求1所述的芯片封装方法，其特征在于，还包括：提供基板，将所述基底的第一表面与基板压合后，再形成所述开孔。5.如权利要求4所述的芯片封装方法，其特征在于，所述基板采用玻璃。6.如权利要求4所述的芯片封装方法，其特征在于，还包括位于所述基板和基底之...

【专利技术属性】
技术研发人员：袁文杰，杜鹏，段珍珍，卢凯，王蔚，
申请(专利权)人：苏州晶方半导体科技股份有限公司，
类型：发明
国别省市：