静电放电和过驱动保护电路制造技术

本文涉及静电放电和过驱动保护电路。公开用于防止过驱动和静电放电的系统和电路。例如，保护电路可以包括场效应晶体管，以在一些电路的工作电压范围之外将过驱动放电来防止损坏电路。此外，保护电路可以利用场效应晶体管中固有的二极管特征来防止某些情况下的静电放电。该电路可以在射频采样模数转换器中实现，并且可以为模数转换器提供单端信号输入和/或输出。和/或输出。和/或输出。

【技术实现步骤摘要】
静电放电和过驱动保护电路


[0001]本公开总体上涉及电路保护领域，并且更具体地但非排他地涉及用于保护电路免受过量输入电压影响的系统和电路。

技术介绍

[0002]可以为某些电压范围设计电路。超出设计电压范围的电路上施加的电压可能会损坏电路或其部分。通常，超出设计电压范围的过驱动会发生在电路的输入，输出和/或组合的输入和输出处。此外，可以经由电路的输入、输出和/或组合的输入和输出将静电放电施加至电路。
[0003]为了防止过驱动，可以将电路添加到电路中以释放过驱动。可以在电路中实现的传统保护电路的一些示例包括比较器，该比较器可以打开差分开关以释放过驱动。该比较器和差分开关装置可能会出现保护开启的滞后时间，可能仅对差分信号有效，并且可能会对电路内的信号产生寄生负载。例如，用于射频采样模数转换器的传统保护电路具有差分输入过驱动钳位以消除过驱动，其中差分输入过驱动钳位仅对差分信号有效。此外，传统保护电路可能具有电压电平可变电容(也称为可变电抗)，这可导致电路接收到的信号发生非线性响应。
[0004]为了防止静电放电，可以将电路添加到电路中以释放静电放电。可以在电路中实现的传统保护电路的一些示例包括分立的静电放电二极管，该二极管耦合到电路的轨道以释放静电放电。分立的静电放电二极管会给电路内的信号带来寄生负载。

技术实现思路

[0005]本文公开用于防止过驱动和静电放电的系统和电路。例如，保护电路可以包括场效应晶体管，以在一些电路的工作电压范围之外将过驱动放电来防止损坏电路。此外，保护电路可以利用场效应晶体管中固有的二极管特征来防止某些情况下的静电放电。该电路可以在射频采样模数转换器中实现，并且可以为模数转换器提供单端信号输入和/或输出。
[0006]在一些实施方案中，公开设备的输入/输出保护电路。输入/输出保护电路可包括：第一晶体管，耦合在所述设备的输入/输出与所述设备的共模节点之间，所述共模节点被设置为所述设备的共模电压，其中当所述输入/输出上的电压超过第一阈值电压时，所述第一晶体管在所述输入/输出和所述共模节点之间传导电流。输入/输出保护电路还可包括：耦合在所述输入/输出和所述共模节点之间的第二晶体管，其中当所述输入/输出上的电压低于第二阈值电压时，所述第二晶体管在所述输入/输出和所述共模节点之间传导电流。
[0007]在一些实施方案中，公开射频(RF)电路。RF电路可包括静电放电保护电路，耦合到所述RF电路的输入/输出，所述静电放电保护电路保护所述RF电路免受所述输入/输出上的静电放电的影响。RF电路还可包括耦合到所述输入/输出的过载保护电路，所述过载保护电路保护所述RF电路免受所述输入/输出的过载的影响。过驱动保护电路可包括耦合到所述输入/输出的第一晶体管，当施加到所述输入/输出的电压超过第一阈值电压时，所述第一
晶体管使所述输入/输出上的正过驱动放电，和耦合到所述输入/输出的第二晶体管，当施加到所述输入/输出的电压低于第二阈值电压时，所述第二晶体管使所述输入/输出上的负过驱动放电。
[0008]在一些实施方案中，公开用于设备的差动保护电路。差动保护电路可包括第一晶体管，耦合在耦合到差分输入的正分量的正输入和耦合到差分输入的负分量的负输入之间,当所述正输入端的电压超过所述负输入端的电压所述第一晶体管的阈值电压时，所述第一晶体管将所述正输入耦合到所述负输入。差动保护电路还可包括第二晶体管，耦合在所述正输入和所述负输入之间，当所述负输入端的电压超过所述正输入端的电压所述第二晶体管的阈值电压时，所述第二晶体管将所述正输入耦合到所述负输入。
附图说明
[0009]当结合附图阅读时，从以下详细描述可以最好地理解本公开。需要强调的是，按照行业的标准惯例，各种特征不一定按比例绘制，仅用于说明目的。在显式或隐式显示比例的情况下，它仅提供了一个说明性示例。在其他实施例中，为了讨论的清楚起见，可以任意地增加或减少各种特征的尺寸。
[0010]图1图示了根据本公开的各种实施例的示例保护电路。
[0011]图2图示了根据本公开的各种实施例的另一个示例保护电路。
[0012]图3图示了根据本公开的各种实施例的另一个示例保护电路。
[0013]图4图示了根据本公开的各种实施例的另一个示例保护电路。
[0014]图5图示了根据本公开的各种实施例的另一个示例保护电路。
[0015]图6图示了根据本公开的各种实施例的另一个示例保护电路。
[0016]图7图示了根据本公开的各种实施例的示例场效应晶体管布置。
[0017]图8图示了根据本公开的各种实施例的另一个示例场效应晶体管布置。
[0018]图9图示了根据本公开的各种实施例的示例晶体管布置。
[0019]图10图示了根据本公开的各种实施例的另一个示例晶体管布置。
具体实施方式
[0020]以下公开描述了用于系统电路的输入/输出的保护电路，以防止电路的过驱动和/或静电放电。保护电路可以利用耦合到输入/输出的二极管元件来释放过驱动。与传统保护电路相比，使用二极管元件可以减少由于保护电路引起的寄生负载并且减少用于保护的延迟时间。此外，二极管元件的利用可以允许单端信号或差分信号。这对于以前需要差分信号用于传统保护电路的系统非常有用，例如射频(RF)采样模数转换器(ADC)。
[0021]在一些实施方案中，用于放电过驱动的二极管元件可以包括晶体管。例如，晶体管可以包括场效应晶体管(FET)或双极结型晶体管(BJT)。除了用于对过驱动放电之外，晶体管的二极管特征还可用于静电放电(ESD)保护。利用晶体管的二极管特性而不是分立二极管可以减少可能由分立二极管引起的寄生负载。
[0022]为简洁起见，本公开说明并描述了具有FET的实施例。然而，应当理解，所示出的FET可以用其他晶体管代替，例如其他实施例中的BJT。此外，应当理解，这里描述的FET的特征应当理解为替代其他实施例中的FET的其他晶体管的相似特征。例如，对FET的源极的引
用可以被理解为是指BJT的集电极，对FET的栅极的引用可以被理解为是指BJT的基极，对FET的漏极的引用可以被理解为“BJT”被理解为指BJT的发射极，并且在FET被BJT替代的实施例中，对FET的背栅的引用可以被理解为指BJT的背栅。此外，在FET被BJT替代的实施例中，对p沟道FET的引用可以被理解为是指PNPBJT，并且对n沟道FET的引用可以被理解为是指NPNBJT。
[0023]应当注意，在整个附图中，某些附图标记可以重复以指示特定设备或块在附图中完全或基本一致。然而，这并不意在暗示所公开的各种实施例之间的任何特定关系。在某些示例中，元素的属可以由特定的参考数字(“小部件10”)指代，而个别物种或属的例子可以用带连字符的数字表示(“第一特定小部件10
‑
1”和“第二特定小部件10
‑
2”)。
[0024]图1图示了根据本公开的各种实施例的示例保护电路100。所示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.设备的输入/输出保护电路，包括：第一晶体管，耦合在所述设备的输入/输出与所述设备的共模节点之间，所述共模节点被设置为所述设备的共模电压，其中当所述输入/输出上的电压超过第一阈值电压时，所述第一晶体管在所述输入/输出和所述共模节点之间传导电流；和耦合在所述输入/输出和所述共模节点之间的第二晶体管，其中当所述输入/输出上的电压低于第二阈值电压时，所述第二晶体管在所述输入/输出和所述共模节点之间传导电流。2.权利要求1所述的输入/输出保护电路，其中：所述第一晶体管包括第一场效应晶体管(FET)或第一双极结型晶体管(BJT)；和所述第二晶体管包括第二FET或第二BJT。3.权利要求1所述的输入/输出保护电路，其中：所述第一晶体管包括p沟道场效应晶体管(FET)；和所述第二晶体管包括n沟道FET。4.权利要求3所述的输入/输出保护电路，其中：所述p沟道FET的源极耦合到所述输入/输出，并且所述p沟道FET的漏极耦合到所述共模节点；和所述n沟道FET的源极耦合到所述输入/输出，并且所述n沟道FET的漏极耦合到所述共模节点。5.权利要求1所述的输入/输出保护电路，其中：所述第一晶体管将所述第一阈值电压施加到所述第一晶体管的栅极；和所述第二晶体管将所述第二阈值电压施加到所述第二晶体管的栅极。6.权利要求1所述的输入/输出保护电路，其中：所述第一晶体管的背栅耦合到所述第二晶体管的背栅；所述第一晶体管的第一二极管特征和所述第二晶体管的第一二极管特征是基于所述第一晶体管的背栅耦合到所述第二晶体管的背栅来提供用于正静电放电的静电放电保护；和所述第一晶体管的第二二极管特征和所述第二晶体管的第二二极管特征是基于所述第一晶体管的背栅耦合到所述第二晶体管的背栅来提供用于负静电放电的静电放电保护。7.权利要求6所述的输入/输出保护电路，其中：所述第一晶体管和所述第二晶体管共享深的n阱；和具有深的n阱的第一晶体管的n阱与具有深的n阱的第二晶体管的p阱的结形成所述第一晶体管的第一二极管特征、所述第二晶体管的第一二极管特征、所述第一晶体管的第二二极管特征和所述第二晶体管的第二二极管特征。8.权利要求1所述的输入/输出保护电路，还包括：第三晶体管，耦合到所述第一晶体管的栅极，并且所述第三晶体管耦合到所述输入/输出，其中当所述输入/输出上的电压超过所述第一阈值电压时，所述第三晶体管导通电流；和第四晶体管，耦合到所述第二晶体管的栅极，并且所述第三晶体管耦合到所述输入/输出，其中当所述输入/输出上的电压低于所述第二阈值电压时，所述第四晶体管导通电流。
9.权利要求8所述的输入/输出保护电路，还包括：第一电阻器，耦合在所述第三晶体管和要施加所述第一阈值电压的第一节点之间，其中所述第一电阻器还耦合在所述第一晶体管和所述第一节点之间，并且其中所述第一电阻器用于当所述第三晶体管导通电流时，从所述第一阈值电压产生第一电压降；和第二电阻器，耦合在所述第四晶体管和要施加所述第二阈值电压的第二节点之间，其中所述第二电阻器还被耦合在所述第二晶体管和所述第二节点之间，并且其中所述第二电阻器用于当所述第四晶体管导通电流时，从所述第二阈值电压产生第二电压降。10.权利要求8所述的输入/输出保护电路，其中：所述第一阈值电压被施加到所述第三晶体管的栅极；所述第三晶体管的源极耦合到所述输入/输出；当所述输入/输出的电压超过所述第一阈值电压时，所述第三晶体管导通电流；所述第二阈值电压被施加到所述第四晶体管的栅极；所述第四晶体管的源极耦合到所述输入/输出；和当所述第四晶体管的源极处的电压超过所述第二阈值电压时，所述第三晶体管导通电流。11.射频(RF)电路，包括：静电放电保护电路，耦合到所述RF电路的输入/输出，所述静电放电保护电路保护所述RF电路免受所述输入/输出上的静电放电的影响；和耦合到所述输入/输出的过载保护电路，所述过载保护电路保护所述RF电路免受所述输入/输出的过载的影响，其中所述过载保护电路包括：耦合到所述输入/...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：