阵列基板和显示面板制造技术

本申请公开了一种阵列基板和显示面板。阵列基板包含多个像素、多条数据线、多条栅极线、多条共享电极线、多条公共电极线和共享电极总线。每一像素包含第一子像素和第二子像素。在每一像素行中，相邻的第一子像素行和第二子像素行之间具有第一间隔。每一栅极线设置在对应的第一间隔中。每一共享电极线设置在对应的第一间隔中，且与对应的栅极线相邻。每一公共电极线设置在两相邻的第一间隔之间。共享电极总线与多条共享电极线连接。本申请的阵列基板和显示面板能提高开口率、提高制程良率和降低反射率。射率。射率。

【技术实现步骤摘要】
阵列基板和显示面板


[0001]本申请涉及显示
，尤其涉及一种阵列基板和显示面板。

技术介绍

[0002]请参照图1，其显示现有技术中的阵列基板10的示意图。阵列基板10包含数据线11、栅极线12、公共电极13、共享电极14、第一晶体管15、第二晶体管16、第三晶体管17。图1显示阵列基板10中的一个像素单元，其包含第一子像素18和第二子像素19。
[0003]如图1所示，共享电极14从第一子像素18延伸至第二子像素19，并且共享电极14的一部分设置至像素单元的开口区。为了避免漏光，需要在共享电极14下方设置略宽于共享电极14的金属层，即公共电极13延伸至像素单元的开口区(显示区域)的部分。然而，采用上述较宽的公共电极13的设计将导致开口率的降低。其次，设置在像素单元的开口区内的公共电极13将导致反射率增加。再者，纵向延伸通过多个像素单元的共享电极14存在跨线断线而导致短路的风险。
[0004]另一方面，在传统的阵列基板10的制造方法中，四道光罩工艺被广泛采用。即，栅极线12和公共电极13形成在第一金属层，以及数据线11、共享电极14、晶体管15/16/17的源漏极形成在第二金属层。因此，受到制造工艺的限制，共享电极14将限制其他同层设置的元件的布线设计。

技术实现思路

[0005]为解决上述现有技术的问题，本申请的目的在于提供一种阵列基板和显示面板，其能避免显示面板在大视角下出现色偏，并且能进一步提高显示面板的开口率、提高制程良率和降低反射率。
[0006]为达成上述目的，本申请提供一种阵列基板，包括：显示区和围绕所述显示区的非显示区；多个像素，设置在所述显示区，其中每一所述像素包含沿着列方向排列的第一子像素和第二子像素，以及所述多个像素包含多个像素行和多个像素列，并且在每一所述像素行中，相邻的第一子像素行和第二子像素行之间具有第一间隔；多条数据线，沿着所述列方向延伸，且与所述多个像素列连接；多条栅极线，沿着行方向延伸，且与所述多个像素行连接，其中每一所述栅极线设置在对应的所述第一间隔中；多条共享电极线，沿着所述行方向延伸，并且每一所述共享电极线设置在对应的所述第一间隔中，且与对应的所述栅极线相邻；多条公共电极线，其中每一所述公共电极线设置在两相邻的所述第一间隔之间；以及共享电极总线，沿着所述列方向延伸，设置在所述非显示区，且与所述多条共享电极线连接。
[0007]在一些实施例中，所述多条栅极线、所述多条共享电极线和所述多条公共电极线设置在第一金属层。
[0008]在一些实施例中，所述共享电极总线设置在所述第一金属层。
[0009]在一些实施例中，所述多条共享电极线和所述共享电极总线设置在不同层，且所述共享电极总线和所述多条数据线设置在第二金属层。
[0010]在一些实施例中，所述阵列基板还包含多个修复电极，所述多个修复电极与所述多条公共电极线连接。
[0011]在一些实施例中，所述阵列基板还包含基底板，以及在其中之一所述像素中，所述第一子像素包含第一像素电极，所述第二子像素包含第二像素电极；以及所述第一像素电极和所述第二像素电极在所述基底板上的正投影分别与至少一所述修复电极的正投影重叠。
[0012]在一些实施例中，所述阵列基板还包含基底板，以及所述多条共享电极线在所述基底板上的正投影和所述多条公共电极线在所述基底板上的正投影彼此不重叠。
[0013]在一些实施例中，在其中之一所述像素中，所述像素包含共享薄膜晶体管，所述第一子像素包含第一薄膜晶体管和第一像素电极，以及所述第二子像素包含第二薄膜晶体管和第二像素电极；所述共享薄膜晶体管、所述第一薄膜晶体管和所述第二薄膜晶体管的栅极连接同一所述栅极线；所述第一薄膜晶体管和所述第二薄膜晶体管的源极连接同一所述数据线；所述第一薄膜晶体管的漏极连接至所述第一像素电极，以及所述第二薄膜晶体管的漏极连接至所述第二像素电极；所述共享薄膜晶体管的漏极连接至所述第二薄膜晶体管的所述漏极，所述共享薄膜晶体管的源极连接至其中之一所述共享电极线，与所述共享薄膜晶体管的所述栅极和所述源极分别连接的所述栅极线和所述共享电极线设置在同一所述第一间隔中。
[0014]在一些实施例中，两相邻的所述像素行之间具有第二间隔；每一所述公共电极线包含主电极和多个梳状电极；所述主电极沿着所述行方向延伸，且设置在对应的所述第二间隔之间；所述多个梳状电极沿着所述列方向延伸，且朝至少一相邻的所述第一间隔延伸；以及所述阵列基板还包含公共电极总线，沿着所述列方向延伸，设置在所述非显示区，且与每一所述主电极连接。
[0015]本申请还提供一种显示面板，包含：上述的阵列基板；彩膜基板，与所述阵列基板相对设置；以及液晶层，设置在所述阵列基板和所述彩膜基板之间。
[0016]相较于先前技术，本申请的共享电极线与公共电极线分隔设置，且共享电极线不会延伸至像素的开口区，故可有效地提高开口率。
附图说明
[0017]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0018]图1显示现有技术中的阵列基板的示意图。
[0019]图2显示根据本申请的第一实施例的阵列基板的第一金属层的示意图。
[0020]图3显示图2的A部分的像素的结构示意图。
[0021]图4显示图3沿着B
‑
B割面线的剖面图。
[0022]图5显示图3的阵列基板的第一金属层和第二金属层的示意图。
[0023]图6显示根据本申请的第二实施例的阵列基板的示意图。
[0024]图7显示根据本申请的第三实施例的阵列基板的示意图。
[0025]图8显示根据本申请的实施例的显示面板。
具体实施方式
[0026]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0027]请参照图2和图3。图2显示根据本申请的第一实施例的阵列基板的第一金属层的示意图，以及图3显示图2的A部分的像素的结构示意图。阵列基板100包含显示区101、非显示区102、多个像素110、多条栅极线120、多条数据线130、多条共享电极线140、多条公共电极线150、共享电极总线141和栅极驱动器121。图2所示的像素区103对应于一个像素110所涵盖的区域。数据线130和共享电极总线141沿着列方向延伸，以及栅极线120和共享电极线140沿着行方向延伸。
[0028]如图2所示，非显示区102围绕显示区101。多个像素110设置在显示区101。共享电极总线141和栅极驱动器121设置在非显示区102。所有的栅极线120从显示区101延伸至非显示区102，且与栅极驱动器121连接。所有的共享电极线140从显示区101延伸至非显示区102，且本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：显示区和围绕所述显示区的非显示区；多个像素，设置在所述显示区，其中每一所述像素包含沿着列方向排列的第一子像素和第二子像素，以及所述多个像素包含多个像素行和多个像素列，并且在每一所述像素行中，相邻的第一子像素行和第二子像素行之间具有第一间隔；多条数据线，沿着所述列方向延伸，且与所述多个像素列连接；多条栅极线，沿着行方向延伸，且与所述多个像素行连接，其中每一所述栅极线设置在对应的所述第一间隔中；多条共享电极线，沿着所述行方向延伸，并且每一所述共享电极线设置在对应的所述第一间隔中，且与对应的所述栅极线相邻；多条公共电极线，其中每一所述公共电极线设置在两相邻的所述第一间隔之间；以及共享电极总线，沿着所述列方向延伸，设置在所述非显示区，且与所述多条共享电极线连接。2.如权利要求1所述的阵列基板，其特征在于，所述多条栅极线、所述多条共享电极线和所述多条公共电极线设置在第一金属层。3.如权利要求2所述的阵列基板，其特征在于，所述共享电极总线设置在所述第一金属层。4.如权利要求2所述的阵列基板，其特征在于，所述多条共享电极线和所述共享电极总线设置在不同层，且所述共享电极总线和所述多条数据线设置在第二金属层。5.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包含多个修复电极，所述多个修复电极与所述多条公共电极线连接。6.如权利要求5所述的阵列基板，其特征在于，所述阵列基板还包含基底板，以及在其中之一所述像素中，所述第一子像素包含第一像素电极，所述第二子像素包含第二像素电极；以及所述第一像素电极和所述第二像素电极在所述基底板上的正投影分别与至少一所述修复电极的正投影重...

【专利技术属性】
技术研发人员：林幼煌，湛志明，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：