存储器装置错误校验和清除模式以及错误透明度制造方法及图纸

错误校验和清除（ECS）模式使存储器装置能够执行错误校验和纠正（ECC）并对错误计数。关联的存储器控制器用发送到存储器装置的触发器触发ECS模式。存储器装置包含多个可寻址存储器位置，其能被组织成段（诸如字线）。存储器位置存储数据并且具有关联的ECC信息。在ECS模式中，存储器装置读一个或更多存储器位置，并且基于ECC信息对于所述一个或更多存储器位置执行ECC。存储器装置对错误信息进行计数，错误信息包含指示具有至少阈值数量的错误的段的数量的段计数以及指示在任何段中的最大数量的错误的最大计数。的错误的最大计数。的错误的最大计数。

【技术实现步骤摘要】
存储器装置错误校验和清除模式以及错误透明度
[0001]相关申请此专利申请是基于2015年8月28日提交的美国临时申请No. 62/211,448的非临时申请。此申请要求该临时申请的优先权的权益。该临时申请特此通过引用被结合。
[0002]本专利申请涉及如下两个专利申请，这两个申请也要求对上面标识的同一美国临时申请的优先权：题为“MEMORY DEVICE CHECK BIT READ MODE”的专利申请No. TBD [P88609]；以及题为“MEMORY DEVICE ON
‑
DIE ECC (ERROR CHECKING AND CORRECTING) CODE”的专利申请No. TBD [P93260]；这两个申请与此一道同时被提交。


[0003]描述一般涉及存储器管理，并且更具体地说，描述涉及具有执行内部错误校验和纠正的存储器装置的存储器子系统中的错误校验和纠正。
[0004]版权声明/许可此专利文档的公开部分可包含受到版权保护的资料。在该专利文档或专利公开出现在专利和商标局专利文件或记录中时，版权所有人不反对任何人复制该专利文档或专利公开，但以其它方式无论如何保留所有版权权利。版权声明适用于下面所描述的所有数据，并且在此的附图中，且适用于下面描述的任何软件：Copyright
©ꢀ
2015，英特尔公司，保留所有权利。

技术介绍

[0005]易失性存储器资源在当前计算平台中发现了广泛的用途，不论是用于服务器、桌上型还是膝上型计算机、移动装置以及消费和商务电子设备。DRAM（动态随机存取存储器）装置是在使用的最常见类型的存储器装置。随着生产DRAM的制造工艺继续缩放到更小的几何，DRAM错误预计要增加。用于解决增加的DRAM错误的一种技术是采用管芯上ECC（错误校验和纠正）。管芯上ECC指的是驻留在存储器装置自身上的错误检测和纠正逻辑。用管芯上ECC逻辑，DRAM能纠正单个位故障（诸如通过单个错误纠正（SEC））。除了系统级ECC还能使用管芯上ECC，但系统级ECC没有对在存储器装置级已经执行了什么错误纠正的洞察。从而，虽然管芯上ECC能处置存储器装置内部的错误，但错误能累积不被主机系统检测到。
附图说明
[0006]如下描述包含对具有作为本专利技术实施例实现的示例给出的图示的图的论述。附图应该作为示例而非作为限制来被理解。在本文中使用时，对一个或更多“实施例”的参考要理解为描述包含在本专利技术至少一个实现中的具体特征、结构和/或特性。从而，在本文中出现的诸如“在一个实施例中”或“在备选实施例中”的短语描述了本专利技术的各种实施例和实现，并且不一定全都指同一实施例。然而，它们也不一定相互排他。
[0007]图1是其中存储器装置采用错误校验模式监测错误的系统的实施例的框图。
[0008]图2是执行内部错误纠正并存储错误信息的系统的实施例的框图。
[0009]图3是其中寄存器存储具有错误的多个行以及对于任何行的最大错误的系统的实施例的框图。
[0010]图4A是能够实现错误校验和清除（ECS）模式的命令编码的实施例的框图。
[0011]图4B是能够实现错误校验和清除（ECS）模式的模式寄存器的实施例的框图。
[0012]图4C是用来存储具有最大错误计数的行地址的多用途寄存器的实施例的框图。
[0013]图4D是用来存储包含错误的多个行的计数的多用途寄存器的实施例的框图。
[0014]图5是生成错误纠正信息并支持错误校验和清除模式的存储器装置处的逻辑的实施例的框图。
[0015]图6是用于在错误校验和清除（ECS）模式中经由错误纠正操作监测一个或更多错误计数的过程的实施例的流程图。
[0016]图7是在其中能实现具有错误跟踪的错误校验和清除模式的计算系统的实施例的框图。
[0017]图8是在其中能实现具有错误跟踪的错误校验和清除模式的移动装置的实施例的框图。
[0018]下面是对某些细节和实现的描述，其包含图的描述，图可描绘一些或所有下面描述的实施例，以及论述本文呈现的专利技术概念的其它潜在实施例或实现。
具体实施方式
[0019]如本文所描述，存储器装置模式能够实现错误监测。错误监测模式能通过任何标签被提及。本文所描述的错误监测模式使能够执行错误校验和纠正（ECC）并对具有错误的存储器段（以及具有最高数量的错误的段）的总数进行计数。通常，段或部分将是存储器装置的行，其中能够针对错误对该行内的每个数据块（例如预取大小的数据）进行测试。ECC在本文指的是基于错误校验和纠正数据校验所存储数据的有效性的任何过程和/或操作或一组操作，以及基于该操作或过程执行某种形式的错误纠正例程。
[0020]在一个实施例中，错误监测模式是使DRAM（动态随机存取存储器装置）能够执行一个或更多ECC操作并对错误计数的错误校验和清除（ECS）模式。此外，此类错误监测模式能通过任何名称被提及，但为了简化，ECS模式在本文作为示例使用，且不是限制性的。与存储器装置关联的存储器控制器用发送到存储器装置的触发器触发ECS模式。从而，主机能控制该模式并接收错误计数信息。存储器装置包含多个可寻址存储器位置，其能被组织成段（诸如字线或行或其它部分）。存储器位置存储数据并且具有关联的ECC信息。在ECS模式中，存储器装置读一个或更多存储器位置，并且基于存储在存储器装置内的ECC信息对于一个或更多存储器位置执行ECC。从而，存储器装置在ECS模式中执行内部ECC。存储器装置对错误信息进行计数，错误信息包含指示具有至少阈值数量的错误的段的数量的段计数以及包含指示任何段中的最大数量的错误的最大计数。
[0021]对存储器装置的参考能适用于不同存储器类型。存储器装置一般指的是易失性存储器技术。易失性存储器是如果对装置中断功率则其状态（以及因此在其上存储的数据）不确定的存储器。非易失性存储器指的是即便对装置中断功率其状态也确定的存储器。动态易失性存储器需要刷新存储在装置中的数据以维持状态。动态易失性存储器的一个示例包含DRAM（动态随机存取存储器），或者某种变体，诸如同步DRAM (SDRAM)。本文所描述的存储
器子系统可与多个存储器技术兼容，诸如DDR3（双数据速率版本3，最初版次由JEDEC（联合电子装置工程委员会）在2007年6月27日作出，当前处于版次21）、DDR4（DDR版本4，初始规范由JEDEC在2012年9月公布）、DDR4E（DDR版本4扩展，当前由JEDEC在论述）、LPDDR3（低功率DDR版本3，JESD209
‑
3B，由JEDEC在2013年8月）、LPDDR4 (低功率双数据速率(LPDDR) 版本4，JESD209
‑
4，由JEDEC在2014年8月最初公布）、WIO2（宽I/O 2 （WideIO2)，JESD229
‑
2，由JEDEC在2014年8月最初公布）、HBM (高带宽存储器DRAM，JESD235本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态随机存取存储器（DRAM）装置，包括：包含多个行的存储器阵列；以及错误校验和清除（ECS）逻辑，其包括错误校验和纠正（ECC）逻辑用来执行ECS模式，在所述ECS模式中所述DRAM装置要从所述存储器阵列顺序读取数据，利用所述ECC逻辑纠正所述存储器阵列的行中的单个位错误，并且将纠正的数据写回到所述存储器阵列；其中，所述ECS逻辑包括地址生成逻辑用来内部生成和管理用于所述ECS模式的地址信息，以便从所述存储器阵列顺序读取数据。2.如权利要求1所述的DRAM装置，其中所述地址生成逻辑要对地址进行计数直到所述地址信息的滚转。3.如权利要求2所述的DRAM装置，其中所述地址信息的所述滚转包括堆地址滚转。4.如权利要求2所述的DRAM装置，其中所述地址信息的所述滚转包括存储器阵列地址滚转。5.如权利要求4所述的DRAM装置，进一步包括：寄存器，用来指示所述ECS模式中检测的具有至少一个码字错误的行的数量。6.如权利要求5所述的DRAM装置，其中响应于所述存储器阵列地址滚转，所述ECS逻辑要重置所述寄存器。7.如权利要求1所述的DRAM装置，进一步包括：输入/输出（I/O）接口，用来接收设置模式寄存器的位以进入所述ECS模式的命令。8.如权利要求1所述的DRAM装置，其中所述DRAM装置包含与双数据速率（DDR）标准兼容的同步动态随机存取存储器（SDRAM）装置。9.一种系统，包括：存储器控制器；以及耦合到所述存储器控制器的动态随机存取存储器（DRAM）装置，所述DRAM装置包括：包含多个行的存储器阵列；以及错误校验和清除（ECS）逻辑，其包括错误校验和纠正（ECC）逻辑用来执行ECS模式，在所述ECS模式中所述DRAM装置要从所述存储器阵列顺序读取数据，利用所述ECC逻辑纠正所述存储器阵列的行中的单个位错误，并且将纠正的数据写回到所述存储器阵列；其中，所述ECS逻辑包括地址生成逻辑用来内部生成和管理用于所述ECS模式的地址信息，以便从所述存储器阵列顺序读取数据。10.如权利要求9所述的系统，其中所述地址生成逻辑要对地址...

【专利技术属性】
技术研发人员：JB哈尔伯特，KS拜因斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：