一种半导体器件结构及其制造方法技术

本发明专利技术公开了一种半导体器件结构及其制造方法，包括：器件有源区，无源区焊盘，第一金属环路及第二金属环路；所述第一金属环路位于无源区焊盘和所述半导体器件边缘之间靠近所述半导体器件边缘一侧，并与源极焊盘电学连接；所述第二金属环路位于无源区焊盘和所述半导体器件边缘之间靠近无源区焊盘一侧，并存在若干断点。本发明专利技术提供了一种半导体器件结构及其制造方法，通过设置第一金属环路及第二金属环路能够提升器件在制造过程中及后续使用过程中抵抗静电损伤的能力。程中抵抗静电损伤的能力。程中抵抗静电损伤的能力。

【技术实现步骤摘要】
一种半导体器件结构及其制造方法


[0001]本专利技术涉及化合物半导体器件、单片集成电路
，尤其是涉及一种半导体器件结构及其制造方法。

技术介绍

[0002]半导体器件在制造过程和实际使用中，静电荷容易集聚在器件正面边缘附近，导致栅极损伤、器件失效。在现有的技术方案中，半导体器件一般在器件正面设置静电放电（ESD）防护结构。例如，根据专利CN112038336A公开的方案，在半导体器件制备的过程中，将（源极）场板结构在有源区边界与焊盘之间的无源区内与外延材料连接，通过外延材料的二极管特性形成ESD泄露通道。但是该方案将场板结构的ESD泄露通道设置在有源区边界处，并且使用金属跨接结构，增加器件结构复杂性，同时会引起性能问题。

技术实现思路

[0003]针对上述技术问题，本专利技术提供了一种半导体器件结构及其制造方法，为半导体器件提供防护能力更强、更简单的ESD防护结构。所述技术方案如下：本专利技术实施例提供了一种半导体器件结构，包括半导体器件有源区，无源区焊盘，第一金属环路、第二金属环路；所述无源区焊盘包括源极焊盘、栅极焊盘和漏极焊盘；所述第一金属环路位于所述半导体器件无源区焊盘和所述半导体器件边缘之间，且靠近所述半导体器件边缘一侧，并与所述源极焊盘电学连接；所述第二金属环路位于所述半导体器件无源区焊盘和所述半导体器件边缘之间，且靠近所述半导体器件无源区焊盘一侧，并存在若干断点。
[0004]作为优选方案，所述第一金属环路围绕所述第二金属环路，且所述第一金属环路为无断点的环路；所述第二金属环路围绕所述无源区焊盘一周，并在每个所述源极焊盘附近、靠近所述漏极焊盘一侧设置1个第四断点。
[0005]作为优选方案，所述第一金属环路围绕所述第二金属环路，且所述第一金属环路设置至少1个断点；所述第二金属环路围绕所述无源区焊盘一周，并在每个所述源极焊盘附近、靠近所述漏极焊盘一侧设置1个第四断点；且在所述第二金属环路设置至少1个除所述第四断点外的断点。
[0006]作为优选方案，所述第一金属环路设置至少1个断点，具体为：所述第一金属环路在栅极焊盘一侧设置的断点为第一断点，所述第一断点将栅极焊盘侧的第一金属环路分隔成独立的金属条；未与所述源极焊盘电学连接的所述金属条与其附近的所述第二金属环路电学连接；所述第一金属环路在所述漏极焊盘一侧设置的断点为第二断点，在所述第二断点
处断开的第一金属环路通过第三互连金属重新连接；所述第一金属环路在每个所述源极焊盘附近、靠近所述漏极焊盘一侧设置的断点为第三断点。
[0007]作为优选方案，所述第一金属环路仅围绕所述半导体器件无源区中所述源极焊盘和所述栅极焊盘外围对应第二金属环路。
[0008]作为优选方案，所述第一金属环路至少包括第一互连金属，所述第一互连金属位于所述无源区焊盘和所述半导体器件边缘之间、靠近所述半导体器件边缘的第一介质层刻蚀边界的上方，并覆盖所述第一介质层刻蚀边界。
[0009]作为优选方案，所述第一金属环路至少包括第一互连金属，所述第一互连金属位于所述无源区焊盘和所述半导体器件边缘之间、靠近所述半导体器件边缘的第一介质层刻蚀边界与所述半导体器件边缘之间。
[0010]作为优选方案，所述第一金属环路至少包括第一互连金属，所述第一互连金属局部位于所述无源区焊盘和所述半导体器件边缘之间、靠近所述半导体器件边缘的第一介质层刻蚀边界的下方。
[0011]作为优选方案，所述第一金属环路的材料类型是Au、Pt、Ti/Au、Ti/Pt、Ti/Pt/Au、Ti/Pd/Au、Ti/Al/Au、Ti/Al/Ti、Ti/Al/Ni/Au、Ti/Au/Ti、Ta、Ti/Ta、TaN中的一种或几种的组合或合金形式。
[0012]为了解决相同的技术问题，本专利技术实施例提供了一种半导体器件结构的制造方法，步骤包括：去除所述半导体器件无源区外围划片道区域内的介质层；在所述半导体器件无源区焊盘和所述半导体器件边缘之间，且靠近所述半导体器件边缘一侧制作所述第一金属环路，并使所述第一金属环路与所述源极焊盘电学连接；在所述半导体器件无源区焊盘和所述半导体器件边缘之间，且靠近所述半导体器件无源区焊盘一侧制作所述第二金属环路，并使所述第二金属环路存在若干断点。
[0013]相比于现有技术，本专利技术实施例具有如下有益效果：本方案提供了一种半导体器件结构及其制造方法，在所述半导体器件的结构中，设有第一金属环路，所述第一金属环路设置于半导体的边缘区域且位于外延层的表面、连接所述半导体的源极；所述第一金属环路能够使所述半导体器件在制造过程中及后续实际使用过程中，在所述半导体器件外围附近区域累积的电荷及时通过所述第一金属环路导到所述半导体器件的源极（接地），不在器件表面积聚电荷，提高了半导体器件抗ESD能力。而且，位于所述半导体器件无源区焊盘和所述半导体器件边缘之间，且靠近所述半导体器件无源区焊盘一侧还设有第二金属环路，所述第二金属环路可以屏蔽所述第一金属环路与所述半导体器件无源区焊盘之间的电场、降低器件击穿风险。
附图说明
[0014]图1是本专利技术实施例中的一种半导体器件结构的第一示例性的第一具体结构图；图2是图1中A
‑
A
’
处断面图；图3是图1中B
‑
B
’
处断面图；图4是图1中C
‑
C
’
处断面图；
图5是图1中D
‑
D
’
处断面图；图6是图1中E
‑
E
’
处断面图；图7是本专利技术实施例中的一种半导体器件结构的第一示例性的第二具体结构图；图8是图7中A
‑
A
’
处断面图；图9是本专利技术实施例中的一种半导体器件结构的第一示例性的第三具体结构图；图10是本专利技术实施例中的一种半导体器件结构的第一示例性的第四具体结构图；图11是本专利技术实施例中的一种半导体器件结构的第二示例性的第一具体结构图；图12是图11中A
‑
A
’
处断面图；图13是图11中B
‑
B
’
处断面图；图14是图11中C
‑
C
’
处断面图；图15是图11中D
‑
D
’
处断面图；图16是本专利技术实施例中的一种半导体器件结构图的第三示例性的第一具体结构图；图17是图16中A
‑
A
’
处断面图；图18是图16中B
‑
B
’
处断面图；图19是图16中C
‑
C
’
处断面图；图20是图16中D
‑
D
’
处断面图；图21是本专利技术实施例中的一种半导体器件结构图的第一示例性的第五具体结构图。
[0015]其中，1、第一金属环路；2、第二金属环路；3、半导体层；4、第一互连金属；5、第二互连金属；6、第三互连金属；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构，其特征在于，包括半导体器件有源区、无源区焊盘、第一金属环路、第二金属环路；所述无源区焊盘包括源极焊盘、栅极焊盘和漏极焊盘；所述第一金属环路位于所述半导体器件无源区焊盘和所述半导体器件边缘之间，且靠近所述半导体器件边缘一侧，并与所述源极焊盘电学连接；所述第二金属环路位于所述半导体器件无源区焊盘和所述半导体器件边缘之间，且靠近所述半导体器件无源区焊盘一侧，并存在若干断点。2.如权利要求1所述的半导体器件结构，其特征在于，所述第一金属环路围绕所述第二金属环路，且所述第一金属环路为无断点的环路；所述第二金属环路围绕所述无源区焊盘一周，并在每个所述源极焊盘附近、靠近所述漏极焊盘一侧设置1个第四断点。3.如权利要求1所述的半导体器件结构，其特征在于：所述第一金属环路围绕所述第二金属环路，且所述第一金属环路设置至少1个断点；所述第二金属环路围绕所述无源区焊盘一周，并在每个所述源极焊盘附近、靠近所述漏极焊盘一侧设置1个第四断点，且在所述第二金属环路设置至少1个除所述第四断点外的断点。4.如权利要求3所述的半导体器件结构，其特征在于，所述第一金属环路设置至少1个断点，具体为：所述第一金属环路在栅极焊盘一侧设置的断点为第一断点，所述第一断点将栅极焊盘侧的第一金属环路分隔成独立的金属条；未与所述源极焊盘电学连接的所述金属条与其附近的所述第二金属环路电学连接；所述第一金属环路在所述漏极焊盘一侧设置的断点为第二断点，在所述第二断点处断开的第一金属环路通过第三互连金属重新连接；所述第一金属环路在每个所述源极焊盘附近、靠近所述漏极焊盘一侧设置的断点为第三断点。5.如权利要求3所述的半导体器件结构，其特征在于：所述第一金属环路仅围绕所述半导体器件无源区...

【专利技术属性】
技术研发人员：杨天应，
申请(专利权)人：深圳市时代速信科技有限公司，
类型：发明
国别省市：