尖峰时序相依可塑性的写入方法及突触数组装置制造方法及图纸

本发明专利技术提供一种可使用正电位进行尖峰时序相依可塑性(STDP)写入的电阻变化型突触数组装置及写入方法。突触数组装置包括纵横式数组(40)中选择的电阻变化型存储元件(MC)进行写入的写入单元。写入单元具有：驱动器(122)，生成与由突触前神经元生成的尖峰信号的正部分相对应的正脉冲信号(Pa)；驱动器(124)，生成与由突触后神经元生成的尖峰信号的负部分相对应的正脉冲信号(Tb)；驱动器(132)，生成与由突触后神经元生成的尖峰信号的正部分相对应的正脉冲信号(Ta)；以及驱动器(123)，生成与由突触前神经元生成的尖峰信号的负部分相对应的正脉冲信号(Pb)。的正脉冲信号(Pb)。的正脉冲信号(Pb)。

【技术实现步骤摘要】
尖峰时序相依可塑性的写入方法及突触数组装置


[0001]本专利技术涉及一种使用电阻变化型存储元件的纵横式数组(crossbar array)，尤其涉及向电阻变化型存储元件进行的尖峰时序相依可塑性(STDP)的写入方法及突触数组装置。

技术介绍

[0002]所谓突触，是指于神经信息的输出侧与输入侧之间发展起来的用于信息传输的接触结构。最基本的结构为突触前神经元的轴突末端与突触后神经元的树突接触。当突触前神经元与突触后神经元均以高频率连续放电时，突触的传输效率会增加。近年来，已知仅因突触前神经元与突触后神经元的放电时间差，结合强度中亦显现出变化。将此称为尖峰时序相依突触可塑性(STDP；Spike Timing Dependent Plasticity)。
[0003]例如，专利文献1涉及一种生成STDP的神经元网络(neuron network)，神经元网络具有多个电子神经元以及为了将多个电子神经元互连而结合的互连电路。互连电路包括用于经由轴突、树突等通路将电子神经元互连的多个突触装置。各突触装置包括可变电阻器与晶体管，各突触装置结合于轴突与树突之间。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1美国专利第9,269,042号公报

技术实现思路

[0007][专利技术所要解决的问题][0008]人工类神经网络(artificial neural network)于图案识别等识别分类技术中作为软件的算法而被引入，其已成为通过高集成的数字互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)技术进行安装的必要技术。然而，通过数字技术安装的类神经网络于功率、规模的方面逐渐达到极限。特别是于将来受到期待的物联网(internet of things，IoT)领域中重视规模、功率、成本，难以将该类神经网络直接引入设备中。另一方面，最近几年，正在进行将电阻组件用作突触的类神经网络的研究及开发，低功率且小规模、达成终极学习功能的类神经网络的实用化取得进展。
[0009]已知脑部的记忆及学习与神经网的突触的结合强度有关。当进行其信号传输时使用电位脉冲，且因两个电位脉冲的时间差，突触的结合强度被调节。此为所述尖峰时序相依性可塑性(STDP)，且于脑部的记忆及学习中具有重要的作用。
[0010]图1中示出使用了可变电阻组件的纵横式数组的一例。纵横式数组包括于列方向上延伸存在的多个列线10、以与列线10正交的方式于行方向上延伸存在的多个行线20、以及连接于各列线10与行线20之间的交叉部的忆阻器(memristor)30而构成。忆阻器30例如为通过施加电压或电流来记忆不同的电阻状态的非挥发性电阻变化型存储元件。
[0011]于将此种纵横式数组应用于神经元网络的情况下，通过将STDP的电信号写入忆阻
器(电阻变化型存储元件)30中来进行突触的结合强度的调节。
[0012]图2是说明STDP的写入方法的原理的图。于图2中，作为纵横式数组的一部分40而示出了两个列线R1、R2、两个行线C1、C2、以及连接于该些的交叉部分的四个电阻变化型存储元件。于该例子中，设为选择的是电阻变化型存储元件MC，列线R1表示突触前神经元(前神经元(Pre Neuron))，行线C1表示突触后神经元(后神经元(Post Neuron))，电阻变化型存储元件MC表示突触。
[0013]电阻变化型存储元件使用氧化铪等金属过渡氧化物构成，且是使设定(SET)/重设(RESET)时施加的写入电压的极性反转的双极型，设定是将电阻变化型存储元件设为低电阻状态，重设是将电阻变化型存储元件设为高电阻状态。例如，来自列线R1的写入电压的施加为设定，来自行线C1的写入电压的施加为重设。对列线R1施加尖峰信号Spre，对行线C1施加尖峰信号Spost，于电阻变化型存储元件MC中写入由突触前神经元与突触后神经元生成的尖峰信号Spre/Spost的差，藉此，电阻变化型存储元件MC的电导、即突触的结合强度被调节。
[0014]图3的(A)表示通过STDP突触的结合强度被强化的例子，图3的(B)表示通过STDP突触的结合强度被抑制的例子。对电阻变化型存储元件MC的实际写入是使用对尖峰信号Spre/Spost进行近似而成的脉冲状的电压信号Vpre/Vpost来进行。电压信号Vpre是由突触前神经元生成的脉冲信号，电压信号Vpost是由突触后神经元生成的脉冲信号。电压信号Vpre/Vpost由正矩形波脉冲(Pa/Ta)、以及陡峭的自负电位缓慢衰减的负三角波脉冲(Pb/Tb)构成。
[0015]如图3的(A)所示，于电压信号Vpre比电压信号Vpost于时间上更早地产生时(Δt＞0)，Vpost
‑
Vpre的电位差Vnet中产生比设定时的写入的临限值VTSET大Veff的正脉冲。若该脉冲重复多次，则电阻变化型存储元件MC的电导变大，即突触的结合强度被强化(长效强化(LTP：Long Term Potentiation))。相反，如图3的(B)所示，当电压信号Vpre比电压信号Vpost于时间上更晚地产生时(Δt＜0)，Vpost
‑
Vpre的电位差Vnet中产生比重设时的写入的临限值VTRESET大Veff的负脉冲。若该脉冲重复多次，则电阻变化型存储元件MC的电导降低，即突触的结合强度被抑制(长效抑制(LTD：Long Term Depression))。
[0016]Vpost
‑
Vpre的时间差Δt与突触结合强度的变化Δw的关系被称为STDP学习规则，且将该关系示于图4的图表中。如图4所示，Δt与Δw的关系由直角双曲线表示。可进行极性不同的写入的双极型的电阻变化型存储元件是适合于表现突触的结合强度的器件。然而，VPost
‑
Vpre的电位差Vnet包括负电位或负脉冲，因此纵横式数组的周边电路必须处理负电位。例如，需要用于生成负电位或负电源的内部电路，因此必须使半导体制程为三重井(triple
‑
well)，其结果，产生器件的成本增加且电流消耗增加的问题。
[0017]本专利技术是为解决此种课题而成者，其目的在于提供一种可使用正电位进行STDP的写入的电阻变化型突触数组装置。
[0018][解决问题的技术手段][0019]本专利技术的写入方法向使用了双极型的电阻变化型存储元件的纵横式数组进行STDP的写入，其中，由利用正电位的第一驱动器生成与由突触前神经元生成的尖峰信号的正部分相对应的第一电压信号，由利用正电位的第二驱动器生成与由突触后神经元生成的尖峰信号的负部分相对应的第二电压信号，由利用正电位的第三驱动器生成与由突触后神
经元生成的尖峰信号的正部分相对应的第三电压信号，由利用正电位的第四驱动器生成与由突触前神经元生成的尖峰信号的负部分相对应的第四电压信号，将第一电压信号与第二电压信号相加而得的第一驱动信号施加至所选择的电阻变化型存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种尖峰时序相依可塑性的写入方法，向使用了双极型的电阻变化型存储元件的纵横式数组进行所述尖峰时序相依可塑性的写入，其中，由利用正电位的第一驱动器生成与由突触前神经元生成的尖峰信号的正部分相对应的第一电压信号，由利用正电位的第二驱动器生成与由突触后神经元生成的尖峰信号的负部分相对应的第二电压信号，由利用正电位的第三驱动器生成与由突触后神经元生成的尖峰信号的正部分相对应的第三电压信号，由利用正电位的第四驱动器生成与由突触前神经元生成的尖峰信号的负部分相对应的第四电压信号，将所述第一电压信号与所述第二电压信号相加而得的第一驱动信号施加至所选择的电阻变化型存储元件的一个端子，将所述第三电压信号与所述第四电压信号相加而得的第二驱动信号施加至所述所选择的电阻变化型存储元件的另一个端子。2.根据权利要求1所述的写入方法，其中所述第一驱动信号为设定或重设时的写入电压，所述第二驱动信号为重设或设定时的写入电压。3.根据权利要求1所述的写入方法，其中所述尖峰时序相依可塑性是由所述突触前神经元生成的所述尖峰信号与由所述突触后神经元生成的所述尖峰信号的差。4.根据权利要求1或2所述的写入方法，其中所述第一驱动信号及所述第二驱动信号为正的脉冲信号。5.根据权利要求4所述的写入方法，其中所述第一电压信号为正的矩形波脉冲信号，所述第二电压信号为正的三角波脉冲信号，所述第三电压信号为正的矩形波脉冲信号，所述第四电压信号为正的三角波脉冲信号。6.一种突触数组装置，具有：纵横式数组，使...

【专利技术属性】
技术研发人员：冨田泰弘，矢野胜，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：