GaN基HEMT器件及其制备方法技术

本发明专利技术提供一种GaN基HEMT器件及其制备方法，在衬底上先形成外延结构及SiN钝化保护层，而后形成源极区及漏极区，及对应的源电极及漏电极，之后去除SiN钝化保护层，并进行表面清洗后，再采用原子层沉积及等离子退火工艺形成单晶AlN势垒层，以调制GaN沟道内二维电子气，同时在AlGaN势垒层内形成区域性薄层附属沟道，以提高器件整体线性度，且在同一沉积腔内采用原子层沉积在单晶AlN势垒层上形成非晶AlN钝化保护层，由于采用连续原位原子层沉积单晶和非晶AlN层，可以提高晶体/非晶AlN的界面质量，以优化器件Pulse

【技术实现步骤摘要】
GaN基HEMT器件及其制备方法


[0001]本专利技术属于半导体
，涉及一种GaN基HEMT器件及其制备方法。

技术介绍

[0002]氮化镓（Gallium Nitride，GaN）作为第三代半导体材料，由于其禁带宽度大（3.4eV）、击穿场强高、导热性优良、电子饱和速度大等特点，已成为被广泛深入研究和应用的半导体材料。基于AlGaN/GaN异质结的高电子迁移率晶体管（High Electron Mobility Transistor，HEMT）由于具有自发极化和压电极化效应，无需掺杂即可产生高密度的二维电子气，且电子受到的散射小，迁移率高，可应用于性能优异的高频、大功率的电子器件。
[0003]GaN基HEMT器件普遍存在电流崩塌效应，会降低器件的工作性能，通常器件的电流崩塌效应可通过表面钝化处理的方式能够得到一定改善，其中，钝化处理包括采用原位沉积或者异位沉积形成SiN介质或者SiO2介质，或者采用ALD沉积Al2O3介质等，通过改变界面缺陷来缓和电流崩塌。虽说传统钝化技术可以在一定程度上改善表面缺陷，但仍需更有效的方式以改善界面缺陷。
[0004]另外，GaN基HEMT器件还存在散热问题，在大功率工作条件下，器件产生的热量难以及时疏散，从而也会影响器件的性能及可靠性。通常改善散热问题的方式包括在衬底背面键合金属热沉或采用键合金刚石的方式来改善器件散热，但该工艺步骤繁琐，且金刚石价格昂贵。
[0005]因此，提供一种GaN基HEMT器件及其制备方法，以提供更有效、更便宜的散热方式，实属必要。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种GaN基HEMT器件及其制备方法，用于解决现有技术中GaN基HEMT器件难以改善表面缺陷及器件散热的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种GaN基HEMT器件的制备方法，包括以下步骤：提供衬底；于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN层及AlGaN势垒层；于所述AlGaN势垒层上形成覆盖所述AlGaN势垒层的SiN钝化保护层；在所述外延结构中形成源极区及漏极区，所述源极区及所述漏极区贯穿所述AlGaN势垒层，且底部延伸至所述GaN层中；图形化所述SiN钝化保护层，显露所述源极区及所述漏极区；形成与所述源极区相接触的源电极及与所述漏极区相接触的漏电极；去除所述SiN钝化保护层，显露所述AlGaN势垒层，并对所述AlGaN势垒层进行表面清洗；
采用原子层沉积及等离子退火工艺于显露的所述AlGaN势垒层上形成单晶AlN势垒层，且在同一沉积腔内，采用原子层沉积于所述单晶AlN势垒层上形成非晶AlN钝化保护层；图形化所述单晶AlN势垒层及所述非晶AlN钝化保护层，显露所述源电极及所述漏电极。
[0008]可选地，形成所述单晶AlN势垒层的步骤包括：采用原子层沉积在温度为260℃
‑
320℃形成子AlN层；采用Ar等离子进行等离子退火，将所述子AlN层转变为子单晶AlN势垒层；循环制备所述子单晶AlN势垒层，形成由所述子单晶AlN势垒层堆叠设置的单晶AlN势垒层。
[0009]可选地，采用Ar等离子进行等离子退火的时间包括10s
‑
30s，功率包括100W
‑
300W。
[0010]可选地，形成的所述单晶AlN势垒层的厚度为7nm
‑
9nm。
[0011]可选地，形成所述非晶AlN钝化保护层的步骤包括：采用原子层沉积在温度为260℃
‑
320℃形成子非晶AlN钝化保护层；循环制备所述子非晶AlN钝化保护层，形成由所述子非晶AlN钝化保护层堆叠设置的非晶AlN钝化保护层。
[0012]可选地，形成所述源极区及漏极区的步骤包括离子注入的步骤及激活的步骤，其中，离子注入的能量包括40KeV
‑
70KeV，离子注入的剂量包括1e15/cm2‑
3e15/cm2，激活温度包括1050℃
‑
1250℃。
[0013]可选地，还包括形成栅电极的步骤，其中，形成所述栅电极的步骤包括刻蚀所述非晶AlN钝化保护层及所述单晶AlN势垒层形成贯穿所述非晶AlN钝化保护层及所述单晶AlN势垒层且与所述AlGaN势垒层相接触的栅电极；或在形成所述源电极及漏电极时形成所述栅电极。
[0014]可选地，形成的所述源电极及所述漏电极为采用退火工艺所形成的欧姆接触电极，其中，退火温度包括400℃
‑
600℃。
[0015]本专利技术还提供一种GaN基HEMT器件，所述GaN基HEMT器件包括：衬底；外延结构，所述外延结构位于所述衬底上，所述外延结构包括自下而上叠置的GaN层及AlGaN势垒层；源极区及漏极区，所述源极区及所述漏极区贯穿所述AlGaN势垒层，且底部延伸至所述GaN层中；单晶AlN势垒层，所述单晶AlN势垒层位于所述AlGaN势垒层上；非晶AlN钝化保护层，所述非晶AlN钝化保护层位于所述单晶AlN势垒层上；源电极及漏电极，所述源电极及所述漏电极贯穿所述非晶AlN钝化保护层及所述单晶AlN势垒层，且分别与对应的所述源极区及所述漏极区相接触。
[0016]如上所述，本专利技术的GaN基HEMT器件及其制备方法，在衬底上先形成自下而上叠置的包括GaN层及AlGaN势垒层的外延结构，以及覆盖AlGaN势垒层的SiN钝化保护层，以通过SiN钝化保护层保护AlGaN势垒层的表面，避免在进行后续工艺中损伤AlGaN势垒层，而后在外延结构中形成源极区及漏极区，以及形成对应的源电极及漏电极，之后去除SiN钝化保护
层，显露AlGaN势垒层，并对AlGaN势垒层进行表面清洗后，再采用原子层沉积及等离子退火工艺于显露的AlGaN势垒层上形成单晶AlN势垒层，使得低温沉积的非晶或多晶AlN层转变为外延单晶AlN层，从而可对AlGaN势垒层产生极化作用，以进一步调制沟道内二维电子气，同时在AlGaN势垒层内可形成区域性薄层附属沟道（除有电极部分的区域），也不影响栅电极到沟道的距离，以提高器件整体线性度，且在同一沉积腔内，采用原子层沉积在单晶AlN势垒层上形成非晶AlN钝化保护层，由于采用连续原位原子层沉积单晶和非晶AlN层，可以提高晶体AlN/非晶AlN的界面质量，以优化器件Pulse
‑
IV特性，同时AlN层的热导率高，及具有较好的散热性，还可以提高器件整体散热性能。
附图说明
[0017]图1显示为本专利技术实施例中形成外延结构后的结构示意图。
[0018]图2显示为本专利技术实施例中形成SiN钝化保护层后的结构示意图。
[0019]图3显示为本专利技术实施例中形成源极区及漏极区后的结构示意图。
[0020]图4显示为本专利技术实施例中形成源电极及漏电极后的结构示意图。
[0021]图5显示为本专利技术实施例中去除SiN钝化保护层后的结构示意图。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaN基HEMT器件的制备方法，其特征在于，包括以下步骤：提供衬底；于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN层及AlGaN势垒层；于所述AlGaN势垒层上形成覆盖所述AlGaN势垒层的SiN钝化保护层；在所述外延结构中形成源极区及漏极区，所述源极区及所述漏极区贯穿所述AlGaN势垒层，且底部延伸至所述GaN层中；图形化所述SiN钝化保护层，显露所述源极区及所述漏极区；形成与所述源极区相接触的源电极及与所述漏极区相接触的漏电极；去除所述SiN钝化保护层，显露所述AlGaN势垒层，并对所述AlGaN势垒层进行表面清洗；采用原子层沉积及等离子退火工艺于显露的所述AlGaN势垒层上形成单晶AlN势垒层，且在同一沉积腔内，采用原子层沉积于所述单晶AlN势垒层上形成非晶AlN钝化保护层；图形化所述单晶AlN势垒层及所述非晶AlN钝化保护层，显露所述源电极及所述漏电极。2.根据权利要求1所述的GaN基HEMT器件的制备方法，其特征在于：形成所述单晶AlN势垒层的步骤包括：采用原子层沉积在温度为260℃
‑
320℃形成子AlN层；采用Ar等离子进行等离子退火，将所述子AlN层转变为子单晶AlN势垒层；循环制备所述子单晶AlN势垒层，形成由所述子单晶AlN势垒层堆叠设置的单晶AlN势垒层。3.根据权利要求2所述的GaN基HEMT器件的制备方法，其特征在于：采用Ar等离子进行等离子退火的时间包括10s
‑
30s，功率包括100W
‑
300W。4.根据权利要求1所述的GaN基HEMT器件的制备方法，其特征在于：形成的所述单晶AlN势垒层的厚度为7nm
‑
9nm。5.根据权利要求1所述的GaN基HEMT器件的制备方法，其特征在于，形成所述非晶AlN钝化保护层的步骤包括：采...

【专利技术属性】
技术研发人员：王文博，程永健，李家辉，邹鹏辉，李哲，
申请(专利权)人：浙江集迈科微电子有限公司，
类型：发明
国别省市：