存储器阵列以及用于形成存储器阵列和导电阵列通孔(TAV)的方法技术

一种用于形成存储器阵列和导电阵列通孔(TAV)的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。在所述堆叠上方形成包括水平伸长的沟槽开口和操作性TAV开口的掩模。通过所述掩模中的所述沟槽开口和所述操作性TAV开口对所述堆叠的未掩蔽部分进行蚀刻以在所述堆叠中形成水平伸长的沟槽开口且在所述堆叠中形成操作性TAV开口。在所述堆叠中的所述操作性TAV开口中形成导电材料以在所述堆叠中的所述操作性TAV开口中的个别者中形成个别操作性TAV。在所述堆叠中的所述沟槽开口中的个别者中形成字线介入结构。中形成字线介入结构。中形成字线介入结构。

【技术实现步骤摘要】
【国外来华专利技术】存储器阵列以及用于形成存储器阵列和导电阵列通孔(TAV)的方法


[0001]本文中所公开的实施例涉及存储器阵列以及用于形成存储器阵列和导电阵列通孔(TAV)的方法。

技术介绍

[0002]存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可被制造成一或多个个别存储器单元阵列。可使用数字线(其也可称为位线、数据线或感测线)和存取线(其也可称为字线)来写入到存储器单元或从存储器单元读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。每一存储器单元可通过感测线和存取线的组合唯一地寻址。
[0003]存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长的时间段。非易失性存储器通常被指定为具有至少约10年的保留时间的存储器。易失性存储器耗散，且因此刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可配置成存储多于两个电平或状态的信息。
[0004]场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区之间具有半导电沟道区。导电栅极邻近于沟道区且通过薄栅极绝缘体与所述沟道区分开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极去除电压时，很大程度上防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
[0005]快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态驱动器中的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
[0006]NAND可以是集成快闪存储器的基本架构。NAND单元单位包括串联耦合到存储器单元的串联组合的至少一个选择装置(所述串联组合通常称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆可编程竖直晶体管。控制电路系统或其它电路系统可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的竖直堆叠的存储器单元。
附图说明
[0007]图1是根据本专利技术的实施例的处理中的衬底的一部分的图解横截面视图且是穿过图2中的线1
‑
1截取的。
[0008]图2是穿过图1中的线2
‑
2截取的图解横截面视图。
[0009]图3到33是根据本专利技术的一些实施例的处理中的图1的构造的图解顺序截面图和/或放大视图。
[0010]图20A、20B、20C、33A、33B、33C和34到42是根据本专利技术的实施例的处理中的衬底的一部分的图解横截面视图。
具体实施方式
[0011]本专利技术的实施例涵盖用于形成存储器阵列和导电阵列通孔(TAV)的方法，例如NAND阵列或具有阵列下外围控制电路系统(例如，阵列下CMOS)的其它存储器单元的阵列。本专利技术的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理，以及不论是现有的还是未来开发的都与何时形成晶体管栅极无关的其它处理。本专利技术的实施例还涵盖与制造方法无关的存储器阵列(例如，NAND架构)。参考可视为“后栅”或“替换栅”处理的图1到33来描述第一实例方法实施例。
[0012]图1和2展示具有阵列或阵列区域12的构造10，在所述阵列或阵列区域12中将形成晶体管和/或存储器单元的竖向延伸串。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘(insulative)/绝缘体/绝缘(insulating)(即，本文中是电绝缘)材料中的任何一或多种的基底衬底11。各种材料已经竖向形成于基底衬底11上方。材料可在图1和2所描绘的材料的旁边、竖向向内或竖向向外。举例来说，集成电路系统的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作存储器单元的竖向延伸串阵列(例如，阵列12)内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可或可不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在本文中，“子阵列”也可视为阵列。
[0013]实例构造10包括已形成于衬底11上方的导电层16。实例导电层16展示为包括金属材料19(例如，WSi
x
)上方的导电材料17(例如，导电掺杂半导电材料，例如导电掺杂多晶硅)。蚀刻终止区21可在导电材料17内。区21可以是导电的、绝缘的或半导电的，以元素钨为例，且可以是牺牲的。导电层16可包括控制电路系统(例如，外围阵列下电路和/或共同源极线或板)的部分，所述控制电路系统用于控制对将形成于阵列12内的晶体管和/或存储器单元的读取和写入存取。
[0014]堆叠18已形成于导电层16上方。在一些实施例中，堆叠18包括最上部绝缘层13、最上部绝缘层13下方的最上部导体层15，以及最上部导体层15下方的交替的绝缘层20和字线层22。此类层中的每一个的实例厚度为25到60纳米。仅展示少量的层20和22，其中堆叠18更可能包括几十、一百或更多等个层20和22。可以是或可以不是外围和/或控制电路系统的部分的其它电路系统可位于导电层16与堆叠18之间。举例来说，此类电路系统的导电材料和绝缘材料的多个竖直交替层可位于字线层22的最下部下方和/或字线层22的最上部上方。举例来说，一或多个选择栅极层(未展示)可位于导电层16与最下部字线层22之间，且一或多个选择栅极层可位于字线层22的最上部上方。无论如何，最上部导体层15可以是字线层
或可以不是字线层。无论如何，字线层22和最上部导体层15在结合在此最初描述的实例方法实施例处理时可不包括导电材料，所述实例方法实施例是“后栅”或“替换栅”。此外，绝缘层20和最上部绝缘层13可不包括绝缘材料或在处理时是绝缘的。实例字线层22和最上部导体层15包括可完全或部分牺牲的第一材料26(例如，氮化硅)。实例绝缘层20和最上部绝缘层13包括第二材料24(例如，二氧化硅)，所述第二材料的成分与第一材料26的成分不同且可以是完全或部分牺牲的。
[0015]参考图3和4，且在一个实施例中，沟道开口25已蚀刻穿过绝缘层20和字线层22(以及层13和15)到达导电层16的材料17。沟道开口25可如所展示部分地进入材料17中，可停止在材料17顶上(未展示)，或完全穿过材料17(未展示)，或者停止本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于形成存储器阵列和导电阵列通孔(TAV)的方法，其包括：形成包括竖直交替的绝缘层和字线层的堆叠；在所述堆叠上方形成包括水平伸长的沟槽开口和操作性TAV开口的掩模；通过所述掩模中的所述沟槽开口和所述操作性TAV开口蚀刻所述堆叠的未掩蔽部分以在所述堆叠中形成水平伸长的沟槽开口且在所述堆叠中形成操作性TAV开口；在所述堆叠中的所述操作性TAV开口中形成导电材料以在所述堆叠中的所述操作性TAV开口中的个别者中形成个别操作性TAV；以及在所述堆叠中的所述沟槽开口中的个别者中形成字线介入结构。2.根据权利要求1所述的方法，其包括在所述蚀刻之前穿过所述绝缘层和所述字线层形成沟道材料串。3.根据权利要求1所述的方法，其包括在所述蚀刻之后穿过所述绝缘层和所述字线层形成沟道材料串。4.根据权利要求1所述的方法，其包括在所述堆叠中形成所述字线介入结构之前，在所述堆叠中的所述个别操作性TAV开口中形成所述导电材料。5.根据权利要求1所述的方法，其包括在所述堆叠中的所述个别操作性TAV开口中形成所述导电材料之前，在所述堆叠中形成所述字线介入结构。6.根据权利要求1所述的方法，其包括：形成所述掩模以包括虚设TAV开口；所述蚀刻还在所述堆叠中形成虚设TAV开口；以及在所述堆叠中的所述虚设TAV开口中的个别者中形成虚设材料。7.根据权利要求6所述的方法，其中，所述虚设材料包括所述导电材料；以及在所述堆叠中的所述个别操作性TAV开口中和在所述堆叠中的所述个别虚设TAV开口中形成所述导电材料同时发生。8.根据权利要求6所述的方法，其中，所述虚设材料不包括所述导电材料；以及在所述堆叠中的所述个别操作性TAV开口中形成所述导电材料和在所述堆叠中的所述个别虚设TAV开口中形成所述虚设材料发生在不同时间间隔的时间周期。9.根据权利要求8所述的方法，其包括在所述堆叠中的所述个别虚设TAV开口中形成所述虚设材料之前，在所述堆叠中的所述个别操作性TAV开口中形成所述导电材料。10.根据权利要求1所述的方法，其包括在所述堆叠中的所述个别操作性TAV开口中形成所述导电材料之前和在所述堆叠中形成所述字线介入结构之前，在所述堆叠中的所述个别操作性TAV开口中和所述堆叠中的所述个别沟槽开口中形成和去除牺牲插塞。11.根据权利要求10所述的方法，其中所述堆叠中的所述个别操作性TAV开口中和所述堆叠中的所述个别沟槽开口中的所述牺牲插塞不足以填充所述堆叠中的所述个别操作性TAV开口且不足以填充所述堆叠中的所述个别沟槽开口，由此包括在所述堆叠中的所述个别操作性TAV开口中和所述个别沟槽开口中的所述牺牲插塞中的个别者下方的空隙空间。12.根据权利要求10所述的方法，其中所述堆叠中的所述个别操作性TAV开口中和所述堆叠中的所述个别沟槽开口中的所述牺牲插塞完全填充所述堆叠中的所述个别操作性TAV
开口且完全填充所述堆叠中的所述个别沟槽开口。13.根据权利要求10所述的方法，其中所述堆叠中的所述个别操作性TAV开口中和所述堆叠中的所述个别沟槽开口中的所述牺牲插塞同时形成且在不同时间间隔的时间周期去除。14.根据权利要求10所述的方法，其包括在去除所述堆叠中的所述个别沟槽开口中的所述牺牲插塞之前从所述堆叠中的所述个别操作性TAV开口去除所述牺牲插塞，在所述堆叠中的所述个别操作性TAV开口中形成所述导电材料发生在去除所述堆叠中的所述个别沟槽开口中的所述牺牲插塞之前。15.根据权利要求1所述的方法，其中所述堆叠包括最上部导体层，且所述方法进一步包括：在个别字线的至少一侧上的所述绝缘层的最上部顶上或上方形成阶梯，所述字线介入结构位于所述阶梯顶上。16.根据权利要求1所述的方法，其中所述堆叠包括最上部导体层，且所述方法进一步包括：形成所述字线介入结构以包括相对横向外部纵向边缘，所述最上部导体层上方的所述相对横向外部纵向边缘中的每一个中的至少一些的总体陡峭度小于所述最上部导体层下方的所述相对横向外部纵向边缘。17.根据权利要求1所述的方法，其中所述蚀刻在单个蚀刻步骤中进行。18.一种用于形成存储器阵列和导电阵列通孔(TAV)的方法，其包括：形成包括最上部导体层以及竖直交替的绝缘层和字线层的堆叠，所述最上部导体层和字线层包括第一材料，所述绝缘层包括与所述第一材料成分不同的第二材料；形成穿过所述绝缘层和所述字线层的沟道材料串；在所述堆叠上方形成包括水平伸长的沟槽开口和操作性TAV开口的掩模；通过所述掩模中的所述沟槽开口和所述操作性TAV开口蚀刻所述堆叠的未掩蔽部分以在所述堆叠中形成水平伸长的沟槽开口且在所述堆叠中形成操作性TAV开口；在所述堆叠中的所述操作性TAV开口中形成导电材料以在所述堆叠中的所述操作性TAV开口中的个别者中形成个别操作性TAV；在所述堆叠中的所述操作性TAV开口中形成所述...

【专利技术属性】
技术研发人员：I，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：