闪存器件的制备方法技术

本发明专利技术提供一种闪存器件的制备方法，包括：提供堆叠的衬底、浮栅多晶硅层和第一氮化硅层，其中，所述衬底上形成有沟槽；形成OON层和阻挡层；在所述沟槽内沉积钨层；对所述钨层执行回刻工艺；以及执行至少N轮钨沉积工艺、钨回刻工艺，以在所述沟槽内得到第N厚度的钨源线，其中，N为大于或者等于1的整数。本发明专利技术在首次沉积工艺和首次回刻工艺之间不需要执行传统的CMP工艺，本发明专利技术在首次回刻工艺之后针对所述沟槽继续执行至少N轮钨沉积工艺、钨回刻工艺获取最终的钨源线，避免了CMP工艺造成的沟槽周围的第一氮化硅层上的OON层中的第二氧化硅层被误研磨去除的情况，同时提高了沟槽内的所述钨源线厚度的均匀性。的所述钨源线厚度的均匀性。的所述钨源线厚度的均匀性。

【技术实现步骤摘要】
闪存器件的制备方法


[0001]本专利技术涉及闪存器件制造
，特别涉及一种闪存器件的制备方法。

技术介绍

[0002]在目前的半导体产业中，Super Flash(超闪存)技术作为一种主流的存储技术近几年得到迅猛发展，它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、超快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
[0003]在Super Flash中，其源线结构一般包括衬底、浮栅多晶硅层、氮化硅层和氧化硅层，其中，浮栅多晶硅层、氮化硅层和氧化硅层中形成有用于形成源线的沟槽，所述沟槽的侧壁上形成有OON侧墙和阻挡层。在制备钨源线时，首先在沟槽内沉积钨金属，然后需要对沟槽中沉积的钨金属表面进行平坦化处理，目前钨金属表面平坦化一般采用CMP(化学机械研磨)工艺，通过CMP工艺研磨去除沟槽上方的钨金属以及沟槽顶端周围的氧化硅层表面的钨金属以对沟槽顶端的钨金属表面完成平坦化处理，最后通过回刻工艺将沟槽中的钨金属刻蚀到需要的高度以得到最终的钨源线。但是研究人员在制备Super Flash的源线结构工艺中发现，在沉积钨金属之后、在回刻工艺之前，执行传统的CMP工艺在充分/过度研磨时会出现误研磨去除沟槽顶端周围表面的较厚的氧化硅层的情况，并且研究人员发现即使不充分/过度研磨也会伤害到沟槽顶端周围的氧化硅层，从而不能满足闪存器件的这一氧化硅膜层制备工艺的厚度要求，降低了闪存器件的可靠性，造成批量生产的闪存器件不良品数量增多。

技术实现思路

[0004]本专利技术的目的在于提供一种闪存器件的制备方法，以解决制备闪存器件的钨源线时，沉积钨源线的沟槽顶端周围的氧化硅层容易被误研磨的问题。
[0005]为解决上述技术问题，本专利技术提供一种闪存器件的制备方法，包括：
[0006]提供一衬底，所述衬底上形成有堆叠的浮栅多晶硅层和第一氮化硅层，其中，所述浮栅多晶硅层和所述第一氮化硅层中形成有沟槽；
[0007]在所述第一氮化硅层的表面和所述沟槽的侧壁、底壁形成OON层和阻挡层；
[0008]去除所述沟槽的底壁的所述OON层和所述阻挡层以露出所述衬底；
[0009]在所述阻挡层顶表面和所述沟槽内沉积钨层；
[0010]利用回刻工艺去除所述阻挡层顶表面的所述钨层和所述沟槽中部分厚度的所述钨层；以及，
[0011]对所述沟槽执行至少N轮钨沉积工艺、钨回刻工艺，以在所述沟槽内得到第N厚度的钨源线，其中，N为大于或者等于1的整数。
[0012]可选的，在所述闪存器件的制备方法中，所述OON层包括：依次堆叠的第一氧化硅层、第二氧化硅层和第二氮化硅层。
[0013]可选的，在所述闪存器件的制备方法中，当N＝1时，对所述沟槽执行一轮钨沉积工艺、钨回刻工艺的步骤包括：
[0014]利用化学气相沉积工艺在所述阻挡层顶表面和所述沟槽内沉积钨金属；以及，
[0015]利用回刻工艺去除所述沟槽中一定厚度的钨金属和部分所述阻挡层，以及所述第二氧化硅层顶表面的钨金属、所述阻挡层和所述第二氮化硅层，以在所述沟槽中得到第一厚度的钨源线。
[0016]可选的，在所述闪存器件的制备方法中，当N＞1时，
[0017]其中，对所述沟槽执行的第一轮钨沉积工艺、钨回刻工艺的步骤包括：
[0018]利用化学气相沉积工艺在所述阻挡层顶表面和所述沟槽内沉积钨金属；以及，
[0019]利用回刻工艺去除所述沟槽中一定厚度的钨金属和部分所述阻挡层，以及所述第二氧化硅层顶表面的钨金属、所述阻挡层和所述第二氮化硅层，以在所述沟槽中得到第一厚度的钨源线；
[0020]其中，对所述沟槽执行的第N轮钨沉积工艺、钨回刻工艺的步骤包括：
[0021]利用化学气相沉积工艺在第二氧化硅层顶表面和所述沟槽内沉积钨金属；以及，
[0022]利用回刻工艺去除所述沟槽中一定厚度的钨金属以及所述第二氧化硅层顶表面的钨金属，以在所述沟槽中得到第N厚度的钨源线。
[0023]可选的，在所述闪存器件的制备方法中，所述第N厚度的钨源线包括：剩余厚度的所述钨层和剩余厚度的所述钨金属。
[0024]可选的，在所述闪存器件的制备方法中，在对所述沟槽执行的第N轮钨沉积工艺中，沉积的钨金属的厚度为
[0025]可选的，在所述闪存器件的制备方法中，对所述沟槽执行的第N轮钨回刻工艺之后，所述第N厚度的钨源线的上表面低于所述第二氧化硅层的上表面，并且所述第N厚度的钨源线的上表面比所述浮栅多晶硅层的上表面高出钨源线的上表面比所述浮栅多晶硅层的上表面高出
[0026]可选的，在所述闪存器件的制备方法中，在所述阻挡层顶表面和所述沟槽内沉积所述钨层的厚度为
[0027]可选的，在所述闪存器件的制备方法中，在去除所述沟槽的底壁的所述OON层之后、在所述阻挡层顶表面和所述沟槽内沉积所述钨层之前，所述闪存器件的制备方法还包括：
[0028]对所述沟槽底壁的衬底进行P型离子注入。
[0029]可选的，在所述闪存器件的制备方法中，在得到第N厚度的钨源线之后，所述闪存器件的制备方法还包括：
[0030]在所述沟槽内填充第三氧化硅层，所述第三氧化硅层覆盖所述钨源线。
[0031]综上，本专利技术提供一种闪存器件的制备方法，包括：提供堆叠的衬底、浮栅多晶硅层和第一氮化硅层，其中，所述衬底上形成有沟槽；形成OON层和阻挡层；去除所述沟槽底壁的所述OON层和所述阻挡层；在所述阻挡层顶表面和所述沟槽内沉积钨层；执行回刻工艺以去除所述沟槽中部分厚度的所述钨层；以及执行至少N轮钨沉积工艺、钨回刻工艺，以在所述沟槽内得到第N厚度的钨源线，其中，N为大于或者等于1的整数。本专利技术在首次沉积工艺和首次回刻工艺之间不需要执行传统的CMP工艺，而是在首次回刻工艺之后针对所述沟槽继续执行至少N轮钨沉积工艺、钨回刻工艺获取最终的钨源线，避免了CMP工艺造成的沟槽
周围的第一氮化硅层上的OON层(第一氧化硅层、第二氧化硅层和第二氮化硅层)中的第二氧化硅层被误研磨去除的情况，提高闪存器件的可靠性，同时可以简化制程，减轻CMP机台的产能负荷。进一步的，本专利技术在利用首次沉积工艺和首次回刻工艺减小所述沟槽的深宽比的情况下对所述沟槽继续执行至少N轮钨沉积工艺、钨回刻工艺，可以避免沟槽内的钨源线产生空洞的情况，从而提高最终形成的钨源线厚度的均匀性以及所述钨源线表面的平坦化程度。
附图说明
[0032]图1是本专利技术实施例的闪存器件的制备方法的流程图；
[0033]图2
‑
图11是本专利技术实施例的制备闪存器件的各工艺步骤中的半导体结构图；
[0034]其中，附图标记说明如下：
[0035]10
‑
衬底，11
‑
离子注入区域，20
‑
浮栅多晶硅层，30
‑
第一氮化硅层，40
‑
OON层，41
‑
第一氧化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存器件的制备方法，其特征在于，包括：提供一衬底，所述衬底上形成有堆叠的浮栅多晶硅层和第一氮化硅层，其中，所述浮栅多晶硅层和所述第一氮化硅层中形成有沟槽；在所述第一氮化硅层的表面和所述沟槽的侧壁、底壁形成OON层和阻挡层；去除所述沟槽的底壁的所述OON层和所述阻挡层以露出所述衬底；在所述阻挡层顶表面和所述沟槽内沉积钨层；利用回刻工艺去除所述阻挡层顶表面的所述钨层和所述沟槽中部分厚度的所述钨层；以及，对所述沟槽执行至少N轮钨沉积工艺、钨回刻工艺，以在所述沟槽内得到第N厚度的钨源线，其中，N为大于或者等于1的整数。2.根据权利要求1所述的闪存器件的制备方法，其特征在于，所述OON层包括：依次堆叠的第一氧化硅层、第二氧化硅层和第二氮化硅层。3.根据权利要求2所述的闪存器件的制备方法，其特征在于，当N＝1时，对所述沟槽执行一轮钨沉积工艺、钨回刻工艺的步骤包括：利用化学气相沉积工艺在所述阻挡层顶表面和所述沟槽内沉积钨金属；以及，利用回刻工艺去除所述沟槽中一定厚度的钨金属和部分所述阻挡层，以及所述第二氧化硅层顶表面的钨金属、所述阻挡层和所述第二氮化硅层，以在所述沟槽中得到第一厚度的钨源线。4.根据权利要求2所述的闪存器件的制备方法，其特征在于，当N＞1时，其中，对所述沟槽执行的第一轮钨沉积工艺、钨回刻工艺的步骤包括：利用化学气相沉积工艺在所述阻挡层顶表面和所述沟槽内沉积钨金属；以及，利用回刻工艺去除所述沟槽中一定厚度的钨金属和部分所述阻挡层，以及所述第二氧化硅层顶表面的钨金属、所...

【专利技术属性】
技术研发人员：李荷芸，曹坚，张亮，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：