一种新型绝缘栅双极性晶体管制造技术

本发明专利技术公开了一种新型绝缘栅双极性晶体管，包括：集电极结构，包括：自下而上依次生长形成的集电极、P+集电极区以及N+缓冲区；N

【技术实现步骤摘要】
一种新型绝缘栅双极性晶体管


[0001]本专利技术属于半导体
，具体涉及一种新型绝缘栅双极性晶体管。

技术介绍

[0002]绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种压控型功率器件，由于IGBT结合了金属
‑
氧化物
‑
半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)和双极结型晶体管(Bipolar Junction Transistor，BJT)的优势，同时具有了MOSFET器件开关速度快、高输入阻抗和BJT器件导通压降低和电流驱动能力强的特点，因此广泛应用于各个领域。
[0003]现有的沟槽栅IGBT器件的栅结构是由沟槽栅极和栅介质层组成的，当栅极电压高于器件阈值电压时，NMOS导通，电流由N+发射极进入N
‑
漂移区，给宽基区PNP晶体管提供基极驱动电流，开启PNP晶体管，使器件导通；当栅极电压低于阈值电压时，NMOS关断，此时不再有电流注入N
‑
漂移区，器件关断。随着对器件开关速度的进一步追求，窄台面技术随之得到了应用。但是台面宽度进一步降低，会使导通时空穴电流容易进入电子沟道反型区，使沟道区发生电导调制，发生了CIBL(集电极偏置感应势垒降低效应)，导致器件的跨导增大，阈值电压降低。CIBL和高跨导的组合可能会导致短路故障，因为轻微的栅极电压不稳定可能会导致集电极电流的较大变化。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种新型绝缘栅双极性晶体管。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]本专利技术提供了一种新型绝缘栅双极性晶体管，包括：
[0006]集电极结构，包括：自下而上依次生长形成的集电极、P+集电极区以及N+缓冲区；
[0007]N
‑
漂移区，位于所述N+缓冲区之上；
[0008]表面结构，位于所述N
‑
漂移区之上，所述表面结构包括：两个沟槽栅极，所述沟槽栅极延伸至所述N
‑
漂移区；
[0009]P基区以及浮空P基区，所述P基区位于所述沟槽栅极的内侧，所述浮空P基区位于所述沟槽栅极的外侧；
[0010]沟槽发射极，位于所述P基区中；
[0011]第一N+发射极以及P+发射极，位于所述沟槽栅极内侧；所述第一N+发射极和所述P+发射极依次交替设置在垂直于平面的z方向上；
[0012]第二N+发射极，位于所述沟槽发射极的两侧；
[0013]顶部发射极，覆盖所述P基区、所述浮空P基区、所述沟槽栅极、所述第一N+发射极和所述P+发射极、所述沟槽发射极以及所述第二N+发射极，且所述顶部发射极连接所述沟槽发射极。
[0014]可选的，所述P+发射极在z方向上的深度大于所述第一N+发射极在z方向上的深
度。
[0015]可选的，所述第一N+发射极的厚度为0.3μm，在z方向上的深度为0.4μm，掺杂浓度为1
×
10
19
cm
‑3～1
×
10
20
cm
‑3。
[0016]可选的，所述第二N+发射极的厚度为0.2μm，在z方向上的深度为1μm，掺杂浓度为1
×
10
19
cm
‑3～1
×
10
20
cm
‑3。
[0017]可选的，所述P+发射极的厚度为0.8μm，在z方向上的深度为0.4μm，掺杂浓度为1
×
10
19
cm
‑3。
[0018]可选的，所述沟槽栅极还包括；栅槽、栅氧化层、栅极，所述栅氧化层用于隔离所述栅极和所述P基区。
[0019]可选的，所述栅槽的宽度为0.5μm～2μm，厚度为2.5μm。
[0020]可选的，还包括：第二氧化层，所述第二氧化层用于隔离所述沟槽发射极和所述P基区。
[0021]可选的，还包括：第三氧化层，所述第三氧化层用于隔离所述沟槽栅极、所述浮空P基区和所述顶部发射极。
[0022]可选的，所述P基区的宽度为0.1μm，厚度为1.3μm，所述P基区为高斯掺杂，表面掺杂浓度为1
×
10
17
cm
‑3，峰值掺杂浓度为1
×
10
18
cm
‑3。
[0023]与现有技术相比，本专利技术提供的技术方案具有以下优点：
[0024]本专利技术提供的一种新型绝缘栅双极性晶体管，在P基区增加了沟槽发射极，当器件导通时，顶部发射极接低电位，空穴倾向于往低电势的方向流动，此时能够避免空穴电流在第一N+发射极下方聚集，避免闩锁效应，提高器件的可靠性。第二N+发射极为空穴电流的势垒层，空穴不能直接流入第二N+发射极。同时，第二N+发射极、P基区和N
‑
漂移区构成了新的寄生NPN晶体管，当导通压降时，空穴在第二N+发射极下方聚集，可以看作流经一个沟道电阻。当沟道电阻产生的电压降为0.7V时，寄生NPN晶体管导通，电子电流从第二N+发射极流出，进一步增强了电子注入效应，使器件的电导调制得到进一步的加强，进而使得器件的饱和压降降低。
[0025]另外，本专利技术的方案中，第一N+发射极和P+发射极依次交替设置在垂直于平面的z方向上，可以有效地抑制CIBL。当空穴通过P+发射极的横向扩散进入了第一N+发射极下方的P基区，有助于维持P基区和第一N+发射极结势垒并抑制CIBL效应，同时空穴电流有一部分通过P+发射极流入顶部发射极，能够减小了流入台面的空穴电流，使得空穴和电子在窄台面区域的电导调制效应减弱。由于P+发射极没有穿透P基区，因此对器件的阈值电压和导通电压没有影响。
[0026]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0027]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0028]图1为本专利技术实施例提供的一种新型绝缘栅双极性晶体管的结构示意图；
[0029]图2为图1所示的新型绝缘栅双极性晶体管在z方向上沿AB线分割的结构示意图。
具体实施方式
[0030]为了降低器件的导通压降、抑制集电极偏置感应势垒降低效应，本专利技术实施例提供了一种新型绝缘栅双极性晶体管，以下将结合附图对本实施例提供的方案进行详细说明。
[0031]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施例进行详细的阐述。然而，本领域的普通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型绝缘栅双极性晶体管，其特征在于，包括：集电极结构，包括：自下而上依次生长形成的集电极、P+集电极区以及N+缓冲区；N
‑
漂移区，位于所述N+缓冲区之上；表面结构，位于所述N
‑
漂移区之上，所述表面结构包括：两个沟槽栅极，所述沟槽栅极延伸至所述N
‑
漂移区；P基区以及浮空P基区，所述P基区位于所述沟槽栅极的内侧，所述浮空P基区位于所述沟槽栅极的外侧；沟槽发射极，位于所述P基区中；第一N+发射极以及P+发射极，位于所述沟槽栅极内侧；所述第一N+发射极和所述P+发射极依次交替设置在垂直于平面的z方向上；第二N+发射极，位于所述沟槽发射极的两侧；顶部发射极，覆盖所述P基区、所述浮空P基区、所述沟槽栅极、所述第一N+发射极和所述P+发射极、所述沟槽发射极以及所述第二N+发射极，且所述顶部发射极连接所述沟槽发射极。2.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述P+发射极在z方向上的深度大于所述第一N+发射极在z方向上的深度。3.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述第一N+发射极的厚度为0.3μm，在z方向上的深度为0.4μm，掺杂浓度为1
×
10
19
cm
‑3～1
×
10
20
cm
‑3。4.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述第二N+发射极的厚度为0.2...

【专利技术属性】
技术研发人员：何艳静，詹欣斌，袁嵩，弓小武，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：