半导体结构及其形成方法技术

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括第一区域和第二区域；第一隧穿氧化层，位于所述第一区域的半导体衬底上；第二隧穿氧化层，位于所述第二区域的半导体衬底上，所述第二隧穿氧化层的厚度大于所述第一隧穿氧化层的厚度；浮置栅极，位于所述第一隧穿氧化层和第二隧穿氧化层上。本申请所述的半导体结构及其形成方法，将常规半导体结构中的隧穿氧化层分为厚度不同的两部分，可以同时兼顾闪存器件擦除速度以及应力诱导泄漏电流，即保证擦除速度的同时尽量降低应力诱导泄漏电流。度的同时尽量降低应力诱导泄漏电流。度的同时尽量降低应力诱导泄漏电流。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。在存储器件中，快闪存储器(flash memory，简称闪存)已经成为非挥发性存储器的主流。
[0003]闪存可以分为浮栅结构闪存(floating gate Flash)和电荷能陷存储结构闪存(CTF，charge-trapping Flash)两类。对于浮栅结构闪存，由于浮置栅极的存在，使闪存可以完成信息的读(read)、写(program)、擦除(erase)，即便在没有电源供给的情况下，浮置栅极的存在可以保持存储数据的完整性，具有集成度高、存取速度较快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
[0004]然而，目前的闪存器件中仍然存在难以兼顾闪存器件擦除速度以及应力诱导泄漏电流的问题，因此，有必要提出一种新的闪存器件及其制作方法，来同时兼顾闪存器件擦除速度以及应力诱导泄漏电流的产生。

技术实现思路

[0005]本申请提供一种半导体结构及其形成方法，可以同时兼顾闪存器件擦除速度以及应力诱导泄漏电流的产生。
[0006]本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域的半导体衬底上形成第一隧穿氧化层；在所述第二区域的半导体衬底上形成第二隧穿氧化层，所述第二隧穿氧化层的厚度大于所述第一隧穿氧化层的厚度；在所述第一隧穿氧化层和第二隧穿氧化层上形成浮置栅极。
[0007]在本申请的一些实施例中，在所述第一区域的半导体衬底上形成第一隧穿氧化层，在所述第二区域的半导体衬底上形成第二隧穿氧化层，所述第二隧穿氧化层的厚度大于所述第一隧穿氧化层的厚度的方法包括：在所述第一区域和第二区域的半导体衬底上形成第一隧穿氧化材料层；去除所述第一区域的半导体衬底上的第一隧穿氧化材料层；在所述第一区域的半导体衬底上和所述第二区域的第一隧穿氧化材料层上形成第二隧穿氧化材料层，所述第一区域上的第二隧穿氧化材料层构成所述第一隧穿氧化层，所述第二区域上的第一隧穿氧化材料层和第二隧穿氧化材料层构成所述第二隧穿氧化层。
[0008]在本申请的一些实施例中，在所述第一区域的半导体衬底上形成第一隧穿氧化层，在所述第二区域的半导体衬底上形成第二隧穿氧化层，所述第二隧穿氧化层的厚度大于所述第一隧穿氧化层的厚度的方法包括：在所述第一区域和第二区域的半导体衬底上形成隧穿氧化材料层；回刻蚀部分所述第一区域的半导体衬底上的隧穿氧化材料层，所述第一区域上的隧穿氧化材料层构成所述第一隧穿氧化层，所述第二区域上的隧穿氧化材料层
构成所述第二隧穿氧化层。
[0009]在本申请的一些实施例中，所述第二隧穿氧化层与所述第一隧穿氧化层的厚度差为5埃至50埃。
[0010]在本申请的一些实施例中，所述第一隧穿氧化层的长度为5纳米至150纳米，所述第二隧穿氧化层的长度为10纳米至150纳米。
[0011]在本申请的一些实施例中，所述第二隧穿氧化层的厚度为70埃至110埃，第一隧穿氧化层的厚度为20埃至105埃。
[0012]在本申请的一些实施例中，所述第二隧穿氧化层的材料和所述第一隧穿氧化层的材料相同。
[0013]在本申请的一些实施例中，所述半导体结构的形成方法还包括：在所述第二隧穿氧化层一侧的半导体衬底中形成漏极，在所述第一隧穿氧化层一侧的半导体衬底中形成源极。
[0014]在本申请的一些实施例中，所述半导体结构的形成方法还包括：在所述浮置栅极上形成控制栅介质层，在所述控制栅介质层上形成控制栅极。
[0015]在本申请的一些实施例中，所述控制栅介质层为氧化物-氮化物-氧化物三层结构。
[0016]本申请的另一个方面还提供一种半导体结构，包括：半导体衬底，所述半导体衬底包括第一区域和第二区域；第一隧穿氧化层，位于所述第一区域的半导体衬底上；第二隧穿氧化层，位于所述第二区域的半导体衬底上，所述第二隧穿氧化层的厚度大于所述第一隧穿氧化层的厚度；浮置栅极，位于所述第一隧穿氧化层和第二隧穿氧化层上。
[0017]在本申请的一些实施例中，所述第二隧穿氧化层与所述第一隧穿氧化层的厚度差为5埃至50埃。
[0018]在本申请的一些实施例中，所述第一隧穿氧化层的长度为5纳米至150纳米，所述第二隧穿氧化层的长度为10纳米至150纳米。
[0019]在本申请的一些实施例中，所述第二隧穿氧化层的厚度为70埃至110埃，第一隧穿氧化层的厚度为20埃至105埃。
[0020]在本申请的一些实施例中，所述第二隧穿氧化层的材料和所述第一隧穿氧化层的材料相同。
[0021]在本申请的一些实施例中，所述半导体结构还包括：位于所述第二隧穿氧化层一侧的半导体衬底中的漏极，位于所述第一隧穿氧化层一侧的半导体衬底中的源极。
[0022]在本申请的一些实施例中，所述半导体结构还包括：位于所述浮置栅极上的控制栅介质层，位于所述控制栅介质层上的控制栅极。
[0023]在本申请的一些实施例中，所述控制栅介质层为氧化物-氮化物-氧化物三层结构。
[0024]本申请所述的半导体结构及其形成方法，将常规半导体结构中的隧穿氧化层分为厚度不同的两部分，可以同时兼顾闪存器件擦除速度以及应力诱导泄漏电流。
附图说明
[0025]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图
的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。其中：
[0026]图1为一种半导体结构的示意图；
[0027]图2至图14为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
[0028]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0029]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0030]图1为一种半导体结构的示意图。参考图1所示，所述半导体结构包括半导体衬底200，所述半导体衬底200表面依次形成有隧穿氧化层210、浮置栅极220、控制栅介质层230和控制栅极240，所述隧穿氧化层210两侧的半导体衬底200中分别形成有源极250和漏极260。其中，高质量的隧穿氧化层可以降低应力诱导氧化层损伤本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域的半导体衬底上形成第一隧穿氧化层；在所述第二区域的半导体衬底上形成第二隧穿氧化层，所述第二隧穿氧化层的厚度大于所述第一隧穿氧化层的厚度；在所述第一隧穿氧化层和第二隧穿氧化层上形成浮置栅极。2.如权利要求1所述半导体结构的形成方法，其特征在于，在所述第一区域的半导体衬底上形成第一隧穿氧化层，在所述第二区域的半导体衬底上形成第二隧穿氧化层，所述第二隧穿氧化层的厚度大于所述第一隧穿氧化层的厚度的方法包括：在所述第一区域和第二区域的半导体衬底上形成第一隧穿氧化材料层；去除所述第一区域的半导体衬底上的第一隧穿氧化材料层；在所述第一区域的半导体衬底上和所述第二区域的第一隧穿氧化材料层上形成第二隧穿氧化材料层，所述第一区域上的第二隧穿氧化材料层构成所述第一隧穿氧化层，所述第二区域上的第一隧穿氧化材料层和第二隧穿氧化材料层构成所述第二隧穿氧化层。3.如权利要求1所述半导体结构的形成方法，其特征在于，在所述第一区域的半导体衬底上形成第一隧穿氧化层，在所述第二区域的半导体衬底上形成第二隧穿氧化层，所述第二隧穿氧化层的厚度大于所述第一隧穿氧化层的厚度的方法包括：在所述第一区域和第二区域的半导体衬底上形成隧穿氧化材料层；回刻蚀部分所述第一区域的半导体衬底上的隧穿氧化材料层，所述第一区域上的隧穿氧化材料层构成所述第一隧穿氧化层，所述第二区域上的隧穿氧化材料层构成所述第二隧穿氧化层。4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二隧穿氧化层与所述第一隧穿氧化层的厚度差为5埃至50埃。5.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一隧穿氧化层的长度为5纳米至150纳米，所述第二隧穿氧化层的长度为10纳米至150纳米。6.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二隧穿氧化层的厚度为70埃至110埃，第一隧穿氧化层的厚度为20埃至105埃。7....

【专利技术属性】
技术研发人员：陈勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：