像素电路和电子装置制造方法及图纸

本公开涉及像素电路和电子装置。该像素电路包括：集成电路，包括：互连结构，具有表面和与表面齐平的导电元件；绝缘层，在互连结构的表面上并且与互连结构的表面接触，绝缘层在第一方向上具有第一尺寸；开口，穿过绝缘层到导电元件；电极，与导电元件接触，电极在第一方向上具有第二尺寸，第二尺寸小于第一尺寸，电极位于导电元件和开口的侧壁上；以及感光膜，在开口中、在电极上以及在绝缘层上。通过该像素电路，能够将感光膜中分层或开裂的风险降低至零或几乎为零。零或几乎为零。零或几乎为零。

【技术实现步骤摘要】
像素电路和电子装置


[0001]本公开总体上涉及光传感器，例如图像传感器，并且更具体地涉及光传感器的像素。

技术介绍

[0002]已知光传感器包括由CMOS(互补金属氧化物半导体)技术制成的集成电路，置于集成电路上的互连结构以及置于该互连结构上的感光膜。感光膜是布置在集成电路(ABove Integrated Circuit)上方的堆叠的一部分，也就是说，ABIC类型的堆叠。膜被配置为以传感器的操作波长实现入射光子到电子
‑
空穴对的转换。在这种传感器中，传感器的每个像素通常包括感光膜的一部分。

技术实现思路

[0003]需要解决已知光传感器的全部或部分缺点，特别是上述类型的已知光传感器。
[0004]一个实施例解决了已知光传感器的全部或部分缺点，特别是上述类型的已知光传感器。
[0005]根据本公开的一个方面，提供一种像素电路，该像素电路包括：
[0006]绝缘层，置于像素电路的集成电路的互连结构的表面上并与之接触，互连结构具有与上述表面齐平的导电元件；
[0007]穿过绝缘层至导电元件的开口；
[0008]仅覆盖开口的底部和侧壁的电极，电极与导电元件接触；以及
[0009]膜，该膜被配置为当处于像素电路的操作波长的射线到达像素电路时，将光子转换成电子
‑
空穴对，所述膜填充开口并覆盖电极和绝缘层。
[0010]根据一个实施例，通过实现上述方法来获得像素电路。
[0011]根据一个实施例，膜包含胶体量子点。<br/>[0012]根据一个实施例，电极比绝缘层薄，例如薄十倍，和/或膜比绝缘层厚，例如至少厚两倍。
[0013]根据一个实施例：
[0014]‑
膜的厚度包含在200nm和1μm之间，例如等于约500nm；和/ 或
[0015]‑
电极的厚度包含在5至100nm之间；和/或
[0016]‑
绝缘层的厚度包含在50nm和500nm之间，例如在50nm和300 nm之间，例如等于200nm。
[0017]根据一个实施例，像素电路包括置于膜上的另一电极，所述另一电极由对射线波长透明的材料制成。
[0018]一个实施例提供了光传感器，该光传感器包括上述至少一个像素电路。
[0019]一个实施例提供了一种装置，包括：衬底，具有与第二表面相对的第一表面；导电层，具有与衬底的第一表面共面的第三表面；在导电层上的绝缘层，绝缘层具有第一尺寸；
在绝缘层中的开口，开口与导电层对齐；第一电极，在开口中并且在导电层的一部分上，第一电极具有小于第一尺寸的第二尺寸；感光膜，在第一电极上、在开口中以及在绝缘层上。
[0020]根据一个实施例，第一电极包括在导电层上的第一部分，以及与第一部分横切的第二部分，第二部分位于绝缘层中的开口的侧壁上。
[0021]根据一个实施例，第一电极的第二部分的端表面与绝缘层的第四表面共面。
[0022]通过使用根据本公开的实施例，可以至少部分地解决或缓解上述问题的至少一部分，并且实现相应的技术效果。例如，将感光膜中分层或开裂的风险降低至零或几乎为零。
附图说明
[0023]上述特征和优点以及其它特征和优点将在以下对具体实施例的描述中，以图示的方式给出，而不限于参考附图，其中：
[0024]图1在局部剖面示意图中示出光传感器的像素的一个示例；
[0025]图2通过剖面示意图说明了用于制造图像传感器的像素的方法的实施例的一个步骤；
[0026]图3通过剖面示意图说明了用于制造像素的方法的另一步骤；
[0027]图4通过剖面示意图说明了用于制造像素的方法的又一步骤；以及
[0028]图5通过剖面示意图说明了用于制造像素的方法的又一步骤。
具体实施方式
[0029]在各个附图中，相似的特征已由相似的参考表示。具体而言，在各个实施例中共同的结构和/或功能特征可以具有相同的参考，并且可以设置相同的结构、尺寸和材料属性。
[0030]为了清楚起见，仅详细说明和描述了有助于理解本文所描述的实施例的操作和元件。具体而言，未详细描述光传感器的常规CMOS 集成电路，尤其是用于读取像素的CMOS集成电路，所描述的实施例、实现模式和变体与光传感器的常规CMOS集成电路兼容。
[0031]除非另有说明，否则当提及连接在一起的两个元件时，这表示除导体外没有任何中间元件的直接连接，而当提及耦合在一起的两个元件时，这表示这两个元件可以连接或者可以通过一个或多个其他元件耦合。
[0032]在本公开的其余部分中，光传感器或光传感器的像素的操作波长是指由传感器或像素接收的光线或电磁射线的波长，针对该波长，传感器或像素实现接收到的光子到电子
‑
空穴对的转换。光传感器或这种传感器的像素可以具有多个操作波长，例如在操作波长的范围内。
[0033]在以下公开中，除非另有说明，否则当提及绝对位置限定词(例如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等) 或相对位置限定词(例如术语“上方”、“下方”、“更高”、“更低”等)时，或方向限定词，如“水平”、“垂直”等，可参考图中所示的方向。
[0034]除非另有规定，否则表述“近似”、“大概”、“基本上”和“大约”表示在10％以内，优选在5％以内。
[0035]一个实施例提供了一种用于制造像素的方法，该方法包括以下连续步骤：
[0036]在集成电路的互连结构的裸露面上沉积绝缘层，互连结构具有与裸露面齐平的导电元件；
[0037]蚀刻出穿过绝缘层到导电元件的开口；
[0038]沉积位于导电元件和绝缘层上并与导电元件和绝缘层接触的电极层；
[0039]对绝缘层进行化学机械平坦化，电极层保留在开口中的一部分形成电极；以及
[0040]沉淀膜，该膜被配置为当处于像素的操作波长的射线到达像素时，将光子转换成电子
‑
空穴对。
[0041]根据一个实施例，膜包含胶体量子点。
[0042]根据一个实施例，通过蚀刻开口和开口的侧壁而露出的导电元件的一部分被电极完全覆盖。
[0043]根据一个实施例，绝缘层的厚度等于在膜材料中波长的一半。
[0044]根据一个实施例，射线的波长包含在750nm和3000nm之间，例如等于940nm。
[0045]根据一个实施例，沉积膜使得膜的裸露面是平坦的。
[0046]根据一个实施例，电极层的沉积包括沉积至少一层导电材料。
[0047]根据一个实施例，电极层的沉积包括沉积钽层和/或沉积氮化钛层和/或沉积氮化钽层。
[0048]根据一个实施例，方法还包括用于在上述膜上形成另一电极的后续步骤。
[0049]根据一个实施例，另一电极由一种或几种对波长透明的材料制成。
[0050]根据一个实施例，绝缘层的沉积包括沉积至少一层绝缘材本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：集成电路，包括：互连结构，具有表面和与所述表面齐平的导电元件；绝缘层，在所述互连结构的所述表面上并且与所述互连结构的所述表面接触，所述绝缘层在第一方向上具有第一尺寸；开口，穿过所述绝缘层到所述导电元件；电极，与所述导电元件接触，所述电极在所述第一方向上具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述电极位于所述导电元件和所述开口的侧壁上；以及感光膜，在所述开口中、在所述电极上以及在所述绝缘层上。2.根据权利要求1中所述的像素电路，其特征在于，所述膜被配置为当处于所述像素电路的操作波长的射线到达所述像素电路时，将光子转换成电子
‑
空穴对。3.根据权利要求1所述的像素电路，其特征在于，所述膜包括胶体量子点。4.根据权利要求1所述的像素电路，其特征在于，所述电极的所述第二尺寸比所述绝缘层的第一尺寸小至少十倍。5.根据权利要求1所述的像素电路，其特征在于：所...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：意法半导体克洛尔二公司，
类型：新型
国别省市：