单片陶瓷电子部件及其制造方法技术

一种单片陶瓷电子部件具有含多个陶瓷层和多个内电极层的陶瓷元件。每个内电极层设置在两相邻陶瓷层之间。各内电极层和陶瓷层间界面的粗糙度等于或小于２００ｎｍ，且陶瓷层中气孔发生率按研磨后切割剖面中的面积计算是１％以下。该单片陶瓷电子部件可是单片陶瓷电容器、单片陶瓷可变电阻、单片陶瓷压电部件或单块基片。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电子部件及其制造方法。具体而言，本专利技术涉及具有含陶瓷层和内电极层的陶瓷元件的单片陶瓷电子部件(monolithic ceramicelectronic component)及其制造方法。具有钙钛矿型结构的介电陶瓷材料，如钛酸钡、钛酸锶、钛酸钙等，因其高介电常数而广泛用于电容器中。电子部件小型化的趋势要求具有大静电电容的小型电容器。介电陶瓷材料用作介电层的常规单片陶瓷电容器在约1300℃的高温下烧结，因此必须使用钯之类的贵金属作为内电极材料。使用这种昂贵的金属必然增加电容器的材料成本。为解决上述问题，在单片陶瓷电容器的内电极中使用贱金属取得进展，已开发了各种耐还原性且可在中性和还原性气氛中烧结的介电材料以防止烧结期间电极氧化。在这种情况下，要求单片陶瓷电容器进一步减小尺寸和增大容量，为此已开发了各种技术用于获得更高的介电陶瓷材料介电常数、更薄的介电陶瓷层和更薄的内电极层。当内电极间陶瓷层厚度减小至3μm或更小时，介电陶瓷层和内电极层间界面的不平整增大，或介电陶瓷缺陷和孔隙增加，从而降低使用寿命。为了改进形成陶瓷层的生陶瓷片的平滑性并提高生陶瓷片的密度，提出了减小粉末状陶瓷材料粒子体积的提案(公开号为10-223469的日本专利申请)。粒子体积减小时，粉末陶瓷易结块，使分散性变差，因此仅通过减小粒径不足以改进生陶瓷片的表面平滑性和密度。而且，在相同组成的情况下，粉末陶瓷的介电常数随粒径减小而减小，从而粒径减小不适用于高容量的单片陶瓷电容器。内电极中使用的金属粒子的粒径减小时，该金属粒子初始绕结温度降低，易发生层间剥离。从而难于把这种金属粒子用作单片电容器的电极材料。当为改善生陶瓷片的表面平滑性而增加陶瓷中有机粘合剂含量时，该生陶瓷片中粉末陶瓷的体积百分比减小且烧结期间陶瓷元件(薄片)体积收缩率增大。当陶瓷元件体积收缩率大时，生陶瓷片上的电极膏的面积也随其面收缩率的降低而减小。内电极中例如镍等电极材料的体积是常数，因而与使多层变薄的发展趋势相反，内电极层的厚度不可避免地增大。在含大量有机粘合剂且具有大面积收缩率的生陶瓷片中，考虑到生陶瓷片的面收缩率，其所使用的电极膏的厚度可减小。但减小厚度会在电极膏中形成气孔并因电极膏平整性降低而增大电极表面的粗糙度。这些缺陷降低了烧结后的电极覆盖范围(电极有效面积)，从而使产品电特性恶性。上述问题也发生在单片陶瓷电容器以外的其它各种单元陶瓷电子部件中。本专利技术的目的在于提供一种，其中，因内电极和陶瓷层间的界面光滑而延长使用寿命并在多薄层结构中减少诸如层间剥离和电极弯曲等结构缺陷。根据本专利技术的第1方面，一种单片陶瓷电子部件包括陶瓷元件，该元件包含多个陶瓷层和各自设置在两相邻陶瓷层之间的多个内部电极层。在该单片陶瓷电子部件中，各内部电极层与陶瓷层间界面的粗糙度等于或小于200nm，且陶瓷层中气孔发生率按研磨后切割剖面中的面积计算是1％以下。这种粗糙度和发生率，改善了内电极与陶瓷层间界面的光滑度并减少了薄多层结构中层间剥离及弯曲之类的结构缺陷，因而有助于延长使用寿命。结果，单片陶瓷电子部件可小型化并呈现优越的耐久性。粗糙度Ra超过200nm时，单片陶瓷电子部件使用寿命极短。气孔发生率超过1％时，单片陶瓷电子部件的使用寿命也极短。在本专利技术中，界面粗糙度是指日本工业标准(JIS)B-0601所规定的中心线平均粗糙度Ra。本专利技术单片陶瓷电子部件的试样包括单片陶瓷电容器、单片陶瓷可变电阻，单片陶瓷压电部件和单块基片。在本专利技术的单片陶瓷电子部件中，设置在内部电极层之间的各陶瓷层的厚度最好等于或小于3μm。在本专利技术中界面粗糙度等于或小于200nm，从而陶瓷层的厚度可减小至3μm或更小，单片陶瓷电子部件可小型化并呈现优良的耐久性。而在常规的单片陶瓷电子部件中，这种薄陶瓷层的使用寿命极短。最好，各内电极的厚度处于0．2μm至0．7μm范围中。关于内电极层，由于在烧结过程中该层与陶瓷层部分反应，其覆盖范围(有效电极层)减小，因而厚度小于0．2μm不足以保持内电极功能。而厚度超过0．7μm会引起层间剥离，有损单片陶瓷电子部件的功能。内电极层的厚度处于0．2μm至0．7μm范围时，在生产过程中施加的电极膏层没有气孔并有光滑表面。而且可减小单片陶瓷电子部件的总厚度。结果，单片陶瓷电子部件可小型化并呈现高性能、高可靠性和优良的耐久性。在本专利技术的单片陶瓷电子部件中，内电极层可包含贱金属。在本专利技术中尽管使用贱金属，单片陶瓷电子部件也不会因界面不均匀以及在薄多层结构中层剥离和电极弯曲等结构缺陷而有损使用寿命。因此，在本专利技术中使用贱金属可不破坏可靠性而减少材料成本。但本专利技术中也可用贵金属作为内电极材料。根据本专利技术第2方面，上述单片陶瓷电子部件的制造方法包括下述步骤层叠表面粗糙度均等于或小于100nm且备有电极膏层的多块生陶瓷片从而形成生组合件；压紧所述生组合件；烧结所述生组合件以形成陶瓷元件。这里，生片的表面粗糙度如界面粗糙度一样，是指日本工业标准(JIS)B-0601所规定的中心线平均粗糙度。通过使用表面粗糙度等于或小于100nm的生陶瓷片，界面粗糙度可保持200nm或更小且气孔发生率可减小至1％或更小。在该方法中，不备有电极膏层的生陶瓷片也可与备有电极膏层的生陶瓷片层叠。根据本专利技术第3方面，上述单片陶瓷电子部件的制造方法包括下述步骤层叠各备有表面粗糙度等于或小于100nm的电极膏层的多块生陶瓷片以形成生组合件；压紧所述生组合件；烧结所述生组合件以形成陶瓷元件。这里，如同界面粗糙度那样，电极膏层的表面粗糙度是指日本工业标准(JIS)B-0601规定的中心线平均粗糙度Ra。通过使用表面粗糙度等于或小于100nm的电极膏层，界面粗糙度可保持在200nm或更小且气孔发生率可减小至1％或更小。在本专利技术方法中，最好生陶瓷片和电极膏层中至少一个的表面施加压紧光滑处理。通过对陶瓷生片和电极膏层中至少一个表面施加压紧光滑处理，内电极层和陶瓷层间的界面的粗糙度Ra可减小至200nm或更小且缺陷(气孔)发生率可减小至1％或更小。在本专利技术中，可进行压紧平滑处理如下。生陶瓷片施加压紧平滑处理，然后其上涂敷电极膏层。或者，电极膏层涂敷在施加压紧平滑处理的生陶瓷片上，然后层叠体也施加压紧平滑处理。或者，电极膏层涂敷在不施加压紧平滑处理的生陶瓷片上，然后，层叠体施加压紧平滑处理。该压紧平滑处理可由水压压紧法、平板压紧法或压延法进行。该压紧平滑处理有助于陶瓷粉粒在生陶瓷片中均匀散布并在烧结过程中减少气孔发生率。在本专利技术的方法中，由下式表示的面收缩率最好为25％至35％(A0-A1)／A0×100(％)式中A0表示从生组合件纵向(顶)所观察的面积，A1表示烧结后组合件面积。即，在本方法中面收缩率限制在25％至35％的范围中，其原因如下。(1)面收缩率超过35％时，陶瓷层和内电极层的厚度由于面收率而增加。当因面收缩率造成的厚度增加而使涂敷的内电极层厚度减小时，在内电极层中形成气孔，引起烧结后静电电容降低。(2)在含相同直径的粉粒的浆料中，由六方最密充填的粉粒容积比(72％)计算的陶瓷面收缩率是18％，由立方充填时容积比(52％)计算的面收率是30％。如果具有足够小直径的金属氧化物粒子可充分分散，则因改进了粒子的容本文档来自技高网...

【技术保护点】
一种单片陶瓷电子部件，它包括含多个陶瓷层和多个各自设置在两相邻陶瓷层间的内电极层的陶瓷元件；其特征在于，各内电极层和陶瓷层间界面的粗糙度等于或小于２００ｎｍ，所述陶瓷层中气孔发生率按研磨后切割剖面中的面积计算是等于或小于１％。

【技术特征摘要】
JP 1999-10-28 306745/991．一种单片陶瓷电子部件，它包括含多个陶瓷层和多个各自设置在两相邻陶瓷层间的内电极层的陶瓷元件；其特征在于，各内电极层和陶瓷层间界面的粗糙度等于或小于200nm，所述陶瓷层中气孔发生率按研磨后切割剖面中的面积计算是等于或小于1％。2．如权利要求1所述的单片陶瓷电子部件，其特征在于，设置在所述内电极层间的各陶瓷层的厚度等于或小于3μm。3．如权利要求1所述的单片陶瓷电子部件，其特征在于，每个所述内电极层的厚度处于0．2至0．7μm范围中。4．如权利要求1至3中任一所述的单片陶瓷电子部件，其特征在于，所述内电极层包含贱金属。5．一种权利要求1至4中任一所述的单片陶瓷电子部件的制造方法，其特征在于，它包...

【专利技术属性】
技术研发人员：山名毅，宫崎孝晴，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP[日本]