制造陶瓷叠层制品的方法,叠层电子元件及其制造方法技术

一种制造陶瓷叠层制品的方法，包括以下步骤：将陶瓷浆料施加到载膜上形成陶瓷生坯；通过将导电浆料印刷到所说的陶瓷生片的主表面上保持预定的间距形成许多在其侧面具有倾斜面的导电图；与所说的导电图保持不小于１０微米的距离印刷陶瓷浆料而形成具有倾斜面的陶瓷图，该倾斜面位于所说的导电图之间的其端面处；和叠加陶瓷生片（在其上形成所说的导电图和所说的陶瓷图）。一种制造陶瓷叠层制品的方法，包括以下步骤：通过在陶瓷生片的主表面上印刷导电浆料而在其上保持预定的距离形成许多导电图；在所说的导电图之间的陶瓷生片的上表面和其邻近的所说的导电图的上表面上形成有机树脂薄膜；通过在有机树脂薄膜上施加陶瓷浆料而在所说的导电图之间的有机树脂薄膜上形成陶瓷图；通过叠加许多陶瓷生片（在其上形成所说的导电图、有机树脂薄膜和陶瓷图）形成临时叠加的制品；和当在所说的有机树脂薄膜熔化的温度下加热临时叠加的制品的同时，通过压制所说的临时叠加的制品形成叠层制品。一种叠层电子元件，其中：在由轮流叠加电介质陶瓷层和内电极层构成的电容部分的侧面上整体形成由电介质陶瓷层和通过拉长内电极层而形成的内电极层拉长部分构成的非电容部分；和在所说的非电容部分上设置一对外电极，以使所说的内电极层拉长部分与其交替连接；其中，所说的内电极层和所说的内电极层拉长部分形成基本上没有高度差异的齐平表面，并且所说的非电容部分中的电介质陶瓷层是由陶瓷构成的，该陶瓷比所说的电容部分中的电介质陶瓷层烧结程度高。和制造叠层电子元件的方法。即使通过降低层的厚度而增加层的数量，导电图的厚度也不造成高度上的差异，并能抑制陶瓷叠层制品变形以及抑制绝缘阻抗下降和出现短路。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
1.专利
本专利技术涉及制造陶瓷叠层制品的方法，叠层电子元件和制造该元件的方法。本专利技术特别涉及制造陶瓷叠层制品的方法，其中就像在接线板或叠层陶瓷电容器中一样，许多层厚度较薄的陶瓷生片和导电图叠加在一起，并涉及一种许多薄陶瓷层叠加在一起的电子元件，及其制造方法。2.相关技术描述近年来，伴随实现电子器件持续小型化和高密度的倾向，促使人们提供厚度降低但仍维持大尺寸精度的小尺寸层叠电子元件以装配在电子设备上。在具有在陶瓷叠层制品中形成的导电图的接线板领域和例如叠层陶瓷电容器这样的电子元件领域，从减轻重量、降低厚度、缩小尺寸和增加容量的观点看，已经试图降低导电图的厚度并使用由陶瓷生片和作为电介质陶瓷层的内电极层构成的多层结构。在用于电子元件的陶瓷叠层制品中，在陶瓷生片上形成的导电图的厚度随着陶瓷生片厚度的下降和陶瓷生片一层接一层叠加数量增加而显示出增强的效果。由于导电图的厚度，在形成导电图的部分和未形成导电图的部分之间形成高度上的差异，这就导致没有导电图的部分中，陶瓷生片间粘附力降低，从而出现分层和裂缝。因此，已经研究出了消除陶瓷生片高度上差异的专利技术。例如在日本的未审专利公开(Kokai)No.311831/2000中已经公开了制造这种用于电子元件的陶瓷叠层制品的方法。在如图9所示的此公开文本中公开的制造陶瓷叠层制品的方法中，在陶瓷生片81的主表面上形成导电图83的步骤中，这样形成导电图83的侧面85以具有相对于陶瓷生片81的主表面为锐角的倾斜面87，在将陶瓷浆料施加到导电图83周边上的步骤中，施加陶瓷浆料以叠加在导电图83的倾斜面87上。根据上述生产方法，在导电图83的端面85处形成倾斜面87。因此，为叠加在倾斜面97上施加的陶瓷浆料迅速迁移到导电图83中，而且平滑，尽管导电图83的厚度也基本上不产生高度上的差异。因此，可以不受导电图83厚度的影响而叠加陶瓷生片81。然而，近年来为了降低电子元件的成本，是从母体叠层制品中取出许多陶瓷叠层制品。出于此目的，现在正在制造具有工作尺寸大的陶瓷生片81和印花筛。例如，在已经使用的印花筛中，其中保持不大于0.5毫米的间距排列每个面积都不大于1×2平方毫米的半导体图，印花筛的有效尺寸应不小于150×150毫米2。当使用具有这种大有效尺寸的印花筛印刷陶瓷浆料时，由于印刷压力造成其向周边部分的伸长系数比向中心部分的大，这就导致在陶瓷生片81上已经提前形成的导电图中，特别是在周边部分形成的导电图中形成的陶瓷图形89的位置偏差增加。也就是，印花筛具有筛外周确定矩形框架的结构，当将刮刀推到筛上时，通过将刮刀从筛的一端移动到其另一端实现印刷，然而，随着将刮刀推到筛框上并移动，筛框向周边部分的伸长比向中心部分的大，从而印刷陶瓷图形89的位置上的偏差向周边部分增加。在上述日本未审专利公开(Kokai)No.311831/2000中公开的制造用于电子元件的陶瓷叠层制品的方法中，施加陶瓷浆料以使其叠加在导电图83的倾斜面87上，施加到导电图83的侧面85上的陶瓷浆料迁移进导电图83中从而形成水平面。如上所述，使用印花筛周边部分印刷的陶瓷浆料在位置上产生极大偏离。即使控制印花筛的位置以使陶瓷浆料在完成印刷之前正好施加或稍重叠地施加到导电浆料的侧面85上，陶瓷浆料也不会正好或适当地叠加在印花筛周边部分中的导电浆料侧面处的倾斜面上，这样引起的问题在于要在导电图83的侧面85上重叠施加大量陶瓷浆料。因此，陶瓷图89在靠近导电图83的侧面85的平坦部分91上溶胀。在使用印花筛的周边部分印刷的部分中，厚度局部增加，从而使陶瓷叠层制品形成分层和裂缝。即，根据日本未审专利公开(Kokai)No.311831/2000，将陶瓷浆料施加到导电浆料的倾斜面87上。因此，如果严格控制印花筛的位置，可以将陶瓷浆料正好或适当重叠地施加到印花筛中心部分中的导电图的倾斜面87上。然而，在周边部分中，是将陶瓷浆料印刷到导电图83的平坦部分91上。在将陶瓷浆料施加到导电图83的端面85上的部分中，陶瓷浆料中含的溶剂渗入到印刷完成后是多孔的导电图83中。因此，在靠近导电图83的端面85的平坦部分91上部分沉积陶瓷浆料会引起这些部分的厚度增加。当叠加，例如不少于100层，尤其是不少于200层的陶瓷生片81(如上所述，在其上形成导电图83和陶瓷图89)时，导电图83的端面85处的厚度增加。因此，在印花筛周边中印刷的部分处的陶瓷生片间附着力减小，烧结后形成裂缝和分层，从而降低产率。而且，在上述日本未审专利公开(Kokai)No.311831/2000中公开的电子元件的叠层制品(叠层陶瓷电容器)中，为了消除由内电极层所引起的高度上的差异而形成的电介质图是由具有与电介质生片相同组份的材料形成的。因此，沿厚度方向的由于烧结电介质图造成的收缩系数小于沿厚度方向的由于烧结内电极层造成的收缩系数，从而在电介质陶瓷层和内电极层之间界面上的连接强度变弱，在内电极层的周边形成分层。而且，因为在电介质陶瓷层和内电极层之间的界面上连接强度弱，所以在进行焊接或进行热震试验的时候，在叠层电子元件的内电极层的周边中和端面处出现裂缝。由于烧结时在电介质陶瓷层和内电极层之间产生收缩上的差异，所以随着电介质陶瓷层的厚度减小，容易出现分层和裂缝，而且当电介质陶瓷层的厚度不大于3微米时更容易出现分层和裂缝。专利技术概述因此，本专利技术的一个目的是提供一种制造陶瓷叠层制品的方法，该方法能够抑制陶瓷叠层制品变形，并且即使当陶瓷生片的厚度减小且叠层的数量增加时也能进一步抑制分层和裂缝的出现。本专利技术的另一个目的是提供一种叠层电子元件，该元件能消除由内电极层厚度所造成的高度上的差异，并且即使当由陶瓷生片形成的电介质陶瓷层的厚度减小且叠层的数量增加时也能抑制裂缝和分层的出现，并提供制造该元件的方法。制造本专利技术的陶瓷叠层制品的第一种方法包括以下步骤通过将陶瓷料浆施加到载膜上形成陶瓷生片；通过将导电浆料印刷到所说的陶瓷生片的主表面上保持预定的间距形成许多在其侧面具有倾斜面的导电图；与所说的导电图保持不小于10微米的距离印刷陶瓷浆料而形成具有倾斜面的陶瓷图，该倾斜面位于所说的导电图之间的其端面处；和叠加陶瓷生片(在其上形成所说的导电图和所说的陶瓷图)。根据此结构，在导电图之间形成的陶瓷图消除了几乎所有高度上的差异，即使当叠加陶瓷生片时也能抑制陶瓷生片落入导电图之间，抑制陶瓷叠层制品变形并防止出现分层和裂缝。此外，保持这样的距离施加陶瓷浆料不会将其叠加在导电图外周侧面处的倾斜面上。因此，即使由于印花筛的压力造成陶瓷浆料扩张到周边部分并且在印刷过程中位置发生偏离，为保持导电图和陶瓷图形之间的位置精确而设置边缘使有可能在导电图之间可靠地形成陶瓷图。甚至通过叠加许多陶瓷生片(在其上形成导电图和陶瓷图)形成陶瓷叠层制品时，也能抑制陶瓷叠层制品变形。在制造陶瓷叠层制品的方法中，为了进一步减小导电图和陶瓷图之间的凹痕，选择导电图侧面处的倾斜面和陶瓷图侧面处的倾斜面所对的角θ1在120°到179°的范围之内。而且，在彼此相对的导电图和陶瓷图的端面处形成大倾斜表面的基础上，当形成薄的导电图时，导电图和陶瓷图间的凹痕会进一步减小。因此，当叠加形成导电图和陶瓷图的陶瓷生片时，可以抑制陶瓷生片落入图本文档来自技高网...

【技术保护点】
一种制造陶瓷叠层制品的方法，包括以下步骤：将陶瓷浆料施加到载膜上形成陶瓷生坯；通过将导电浆料印刷到所说的陶瓷生片的主表面上保持预定的间距形成许多在其侧面具有倾斜面的导电图；与所说的导电图保持不小于１０微米的距离印刷陶瓷浆料而形成 具有倾斜面的陶瓷图，该倾斜面位于所说的导电图之间的其端面处；和叠加在其上形成所说的导电图和所说的陶瓷图的陶瓷生片。

【技术特征摘要】
JP 2001-5-25 157699/01;JP 2001-6-28 197119/01;JP 21.一种制造陶瓷叠层制品的方法，包括以下步骤将陶瓷浆料施加到载膜上形成陶瓷生坯；通过将导电浆料印刷到所说的陶瓷生片的主表面上保持预定的间距形成许多在其侧面具有倾斜面的导电图；与所说的导电图保持不小于10微米的距离印刷陶瓷浆料而形成具有倾斜面的陶瓷图，该倾斜面位于所说的导电图之间的其端面处；和叠加在其上形成所说的导电图和所说的陶瓷图的陶瓷生片。2.根据权利要求1的制造陶瓷叠层制品的方法，其中导电图侧面处的倾斜面和陶瓷图侧面处的倾斜面所对的角θ1为120°到179°。3.根据权利要求1或2的制造陶瓷叠层制品的方法，其中陶瓷图侧面处的倾斜面的角θ2在0.5°到40°的范围之内。4.根据权利要求1的制造陶瓷叠层制品的方法，其中当用η1表示在0.01s-1的剪切速率下陶瓷浆料的粘度，用η2表示在100s-1的剪切速率下陶瓷浆料的粘度时，保持η1/η2＞5的比例关系。5.根据权利要求1的制造陶瓷叠层制品的方法，其中陶瓷浆料中所含的有机粘结剂与陶瓷生片中所含的有机粘结剂之间的SP值的差不大于2。6.根据权利要求1的制造陶瓷叠层制品的方法，其中导电图具有不大于3微米的厚度。7.根据权利要求1的制造陶瓷叠层制品的方法，其中导电图的厚度基本上与陶瓷图的厚度相同。8.一种制造陶瓷叠层制品的方法，包括以下步骤通过在陶瓷生片的主表面上印刷导电浆料而在其上保持预定的距离形成许多导电图；在所说的导电图之间的陶瓷生片的上表面和其邻近的所说的导电图的上表面上形成有机树脂薄膜；通过在有机树脂薄膜上施加陶瓷浆料而在所说的导电图之间的有机树脂薄膜上形成陶瓷图；通过叠加在其上形成所说的导电图、有机树脂薄膜和陶瓷图的许多陶瓷生片形成临时叠加的制品；和当在所说的有机树脂薄膜熔化的温度下加热临时叠加的制品的同时，通过压制所说的临时叠加的制品形成叠层制品。9.根据权利要求8的制造陶瓷叠层制品的方法...

【专利技术属性】
技术研发人员：岩井田智广，小泉成一，
申请(专利权)人：京陶瓷株式会社，
类型：发明
国别省市：JP[日本]