一种电容结构、电容结构制备方法以及半导体器件技术

本发明专利技术公开了一种电容结构、电容结构制备方法以及半导体器件，该电容结构可以包括第一电极结构、设置在第一电极结构上的电容介电层以及设置在电容介电层上的第二电极结构，其中第一电极结构和第二电极结构中的至少一个电极结构可以包括第一掺杂多晶硅层和第一导电层，第一掺杂多晶硅层至少部分覆盖电容介电层，第一导电层设置在第一掺杂多晶硅层背离电容介电层的一侧表面上。通过设置第一掺杂多晶硅层可以有效捕获泄漏电荷，防止泄漏电荷扩散至电容介电层中，从而能够有效避免电流泄漏，提高半导体器件的性能。提高半导体器件的性能。提高半导体器件的性能。

【技术实现步骤摘要】
一种电容结构、电容结构制备方法以及半导体器件


[0001]本专利技术涉及半导体
，尤其涉及一种电容结构、电容结构制备方法以及半导体器件。

技术介绍

[0002]动态随机存取存储器(DRAM)是一种易失性存储器，DRAM装置通常包括一个由存储器单元阵列组成的存储器区域和一个由控制电路组成的外围区域。其中作为存储器单元的电容结构可以包括下电极、电容介电层和上电极。由于电容结构中上电极和/或下电极的表面平整度较差时，电极和电容介电层之间不连续，容易引起电流泄漏，从而影响半导体器件性能。因此，急需提供一种电容结构，以有效减少泄漏电流。

技术实现思路

[0003]本专利技术要解决的技术问题是：现有技术电容结构中容易发生电流泄漏，影响半导体器件性能的问题。
[0004]为解决上述技术问题，本专利技术提供了一种电容结构、电容结构制备方法以及半导体器件。
[0005]本专利技术的第一个方面，提供了一种电容结构，其包括：
[0006]第一电极结构；
[0007]电容介电层，所述电容介电层设置在所述第一电极结构上；
[0008]第二电极结构，所述第二电极结构设置在所述电容介电层上，其中，所述第一电极结构和所述第二电极结构中的至少一个电极结构包括第一掺杂多晶硅层和第一导电层，所述第一掺杂多晶硅层至少部分覆盖所述电容介电层，所述第一导电层设置在所述第一掺杂多晶硅层背离所述电容介电层的一侧表面上。
[0009]在一些实施例中，所述第一掺杂多晶硅层掺杂有第三主族、第四主族或第五主族的元素。
[0010]在一些实施例中，所述掺杂多晶硅层掺杂有碳原子。
[0011]在一些实施例中，所述电容结构还包括：
[0012]第二导电层，所述第二导电层设置在所述第二电极结构背离所述电容介电层的一侧表面上。
[0013]在一些实施例中，所述第二导电层包括掺杂锗化硅层。
[0014]在一些实施例中，所述电容结构还包括设置在所述第二电极结构和所述第二导电层之间的第二掺杂多晶硅层。
[0015]在一些实施例中，所述第一掺杂多晶硅层靠近所述第一导电层一侧的表面比所述第一掺杂多晶硅层靠近所述电容介电层一侧的表面的平整度差。
[0016]在一些实施例中，所述第一电极结构和/或所述第二电极结构还包括至少部分位于所述第一掺杂多晶硅层和所述第一导电层之间的氮化金属硅层。
[0017]在一些实施例中，部分所述氮化金属硅层与所述电容介电层接触。
[0018]本专利技术的第二个方面，提供了一种半导体器件，其特征在于，所述半导体器件包括如上任意一项所述的电容结构。
[0019]本专利技术的第三个方面，提供了一种电容结构制备方法，其包括：
[0020]沉积第一电极结构；
[0021]在所述第一电极结构上依次形成电容介电层和第二电极结构，其中，所述第一电极结构和所述第二电极结构中的至少一个电极结构包括第一掺杂多晶硅层和第一导电层，所述第一掺杂多晶硅层至少部分覆盖所述电容介电层，所述第一导电层设置在所述第一掺杂多晶硅层背离所述电容介电层的一侧表面上。
[0022]在一些实施例中，采用包含元素杂质的硅源气体形成所述第一掺杂多晶硅层，其中，所述元素杂质包括第三主族、第四主族或第五主族的元素，所述硅源气体包括硅烷、乙硅烷、二氯硅烷、三氯硅烷和四氯硅烷中的至少一种气体。
[0023]在一些实施例中，所述第一电极结构和/或所述第二电极结构还包括至少部分位于所述第一掺杂多晶硅层和所述第一导电层之间的氮化金属硅层。
[0024]在一些实施例中，部分所述氮化金属硅层与所述电容介电层接触。
[0025]与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
[0026]应用本专利技术提供的电容结构，该电容结构可以包括第一电极结构、设置在第一电极结构上的电容介电层以及设置在电容介电层上的第二电极结构，其中第一电极结构和第二电极结构中的至少一个电极结构可以包括第一掺杂多晶硅层和第一导电层，第一掺杂多晶硅层至少部分覆盖电容介电层，第一导电层设置在第一掺杂多晶硅层背离电容介电层的一侧表面上。通过设置第一掺杂多晶硅层可以有效捕获泄漏电荷，防止泄漏电荷扩散至电容介电层中，从而能够有效避免电流泄漏，提高半导体器件的性能。
附图说明
[0027]通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
[0028]图1示出了本专利技术实施例一提供的一种电容结构的剖面结构示意图；
[0029]图2示出了本专利技术实施例一提供的另一电容结构的剖面结构示意图；
[0030]图3示出了本专利技术实施例提供的电容结构的局部放大示意图；
[0031]图4示出了本专利技术实施例二提供的一种电容结构的剖面结构示意图；
[0032]图5示出了本专利技术实施例二提供的另一电容结构的剖面结构示意图；
[0033]图6示出了本专利技术实施例三提供的一种电容结构的剖面结构示意图；
[0034]图7示出了本专利技术实施例三提供的另一电容结构的剖面结构示意图；
[0035]图8示出了本专利技术实施例四提供的一种电容结构的剖面结构示意图；
[0036]图9示出了本专利技术实施例四提供的另一电容结构的剖面结构示意图；
[0037]图10示出了本专利技术实施例提供的一种电容结构制备方法的流程示意图。
具体实施方式
[0038]为使本专利技术的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本专利技术的实施方法，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
[0039]动态随机存取存储器(DRAM)是一种易失性存储器，DRAM装置通常包括一个由存储器单元阵列组成的存储器区域和一个由控制电路组成的外围区域。其中作为存储器单元的电容结构可以包括下电极、电容介电层和上电极。由于电容结构中上电极和/或下电极的表面平整度较差时，电极和电容介电层之间不连续，容易引起电流泄漏，从而影响半导体器件性能。因此，急需提供一种电容结构，以有效减少泄漏电流。
[0040]有鉴于此，本专利技术提供了一种的电容结构，该电容结构可以包括第一电极结构、设置在第一电极结构上的电容介电层以及设置在电容介电层上的第二电极结构，其中第一电极结构和第二电极结构中的至少一个电极结构可以包括第一掺杂多晶硅层和第一导电层，第一掺杂多晶硅层至少部分覆盖电容介电层，第一导电层设置在第一掺杂多晶硅层背离电容介电层的一侧表面上。通过设置第一掺杂多晶硅层可以有效捕获泄漏电荷，防止泄漏电荷扩散至电容介电层中，从而能够有效避免电流泄漏，提高半导体器件的性能。
[0041]实施例一
[0042]本专利技术实施例提供了一种电容结构，其可以包括：
[0043]第一电极结构11；
[0044]电容介电层12，电容介电层12设置在第一电极结构11上；
[0045]第二电极结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容结构，其特征在于，包括：第一电极结构；电容介电层，所述电容介电层设置在所述第一电极结构上；第二电极结构，所述第二电极结构设置在所述电容介电层上，其中，所述第一电极结构和所述第二电极结构中的至少一个电极结构包括第一掺杂多晶硅层和第一导电层，所述第一掺杂多晶硅层至少部分覆盖所述电容介电层，所述第一导电层设置在所述第一掺杂多晶硅层背离所述电容介电层的一侧表面上。2.根据权利要求1所述的电容结构，其特征在于，所述第一掺杂多晶硅层掺杂有第三主族、第四主族或第五主族的元素。3.根据权利要求1所述的电容结构，其特征在于，所述掺杂多晶硅层掺杂有碳原子。4.根据权利要求1所述的电容结构，其特征在于，所述电容结构还包括：第二导电层，所述第二导电层设置在所述第二电极结构背离所述电容介电层的一侧表面上。5.根据权利要求4所述的电容结构，其特征在于，所述第二导电层包括掺杂锗化硅层。6.根据权利要求4所述的电容结构，其特征在于，所述电容结构还包括设置在所述第二电极结构和所述第二导电层之间的第二掺杂多晶硅层。7.根据权利要求1所述的电容结构，其特征在于，所述第一掺杂多晶硅层靠近所述第一导电层一侧的表面比所述第一掺杂多晶硅层靠近所述电容介电层一侧的表面的平整度差。8.根据权利要求1所述的电容结构，其特征在于，所述...

【专利技术属性】
技术研发人员：陈敏腾，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：