薄膜晶体管阵列基板及其制作方法技术

本申请公开一种薄膜晶体管阵列基板及其制作方法。薄膜晶体管阵列基板包括衬底、设置在衬底上的平台层。氧化物有源层包括沟道部及两导体部。沟道部的顶面所在的水平面高度高于任一导体部的顶面所在的水平面高度。栅极绝缘层设置在氧化物有源层上栅极设置在栅极绝缘层上，且栅极在衬底上的正投影覆盖平台层及沟道部在衬底上的正投影。源极和漏极与导体部电连接。本申请薄膜晶体管阵列基板延长了氧化物有源层的导体化扩散路径，保证有效沟道长度，利于实现薄膜晶体管器件尺寸的缩小。利于实现薄膜晶体管器件尺寸的缩小。利于实现薄膜晶体管器件尺寸的缩小。

【技术实现步骤摘要】
薄膜晶体管阵列基板及其制作方法


[0001]本专利技术涉及显示
，尤其涉及一种薄膜晶体管阵列基板及其制作方法。

技术介绍

[0002]随着显示技术的发展，平面显示器已经成为目前的主流显示器。常用的平面显示器包括液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光显示器(Active Matrix OLED，AMOLED)。
[0003]在平面显示器中，薄膜晶体管(Thin
‑
Film Transistor，TFT)阵列基板是主要的驱动元件，且是高性能平板显示装置的必要结构。薄膜晶体管阵列基板包括多个以阵列排布的薄膜晶体管，其包括底栅型(bottom gate)薄膜晶体管或顶栅型(Top gate)薄膜晶体管等不同类型。顶栅型薄膜晶体管，由于源漏电极与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性，能够降低信号传输过程中的延迟。在顶栅结构的金属氧化物薄膜晶体管技术中，为了降低沟道以外区域的电阻，往往采用自对准(self
‑
aligned)刻蚀工艺，即通过一道光刻制程同时定义栅极图案以及刻蚀栅极绝缘层以及非沟道区域的导体化，这样可以有效避免对位偏差导致的沟道两侧高阻区域的形成。然而，沟道两侧导体化效果的扩散会使得沟道两端存在低阻区域，也就是有效沟道长度变短，这并不利于TFT器件尺寸的缩短。

技术实现思路

[0004]本专利技术提供一种薄膜晶体管及其制作方法，以解决传统膜晶体管器的沟道两侧导体化效果的扩散造成沟道两端存在低阻区域，导致有效沟道长度变短，不利于薄膜晶体管器件尺寸的缩短的技术问题。
[0005]为解决上述问题，本专利技术提供的技术方案如下：
[0006]本专利技术实施例提供一种薄膜晶体管阵列基板，包括衬底；平台层，设置在所述衬底上，氧化物有源层，设置在所述衬底上，并位在所述平台层上方，所述氧化物有源层包括沟道部及位在所述沟道部相对两侧的导体部，其中所述沟道部的顶面所在的水平面高度高于任一所述导体部的顶面所在的水平面高度，栅极绝缘层，设置在所述氧化物有源层上栅极，设置在所述栅极绝缘层上，且所述栅极在所述衬底上的正投影覆盖所述平台层及所述沟道部在所述衬底上的正投影；以及源极和漏极，所述源极和所述漏极与所述导体部电连接。
[0007]进一步地，所述薄膜晶体管阵列基板还包括缓冲层，所述缓冲层设置在所述衬底上，并且覆盖所述平台层，其中所述平台层的材料是绝缘材料或金属氧化物。
[0008]进一步地，所述缓冲层包括凸台，所述沟道部设置在所述凸台上，并包覆整个所述凸台。
[0009]进一步地，所述沟道部包括两坡边，所述坡边的一端连接相应的所述导体部，且所述坡边以远离所述沟道部并朝相应的所述导体部的方向倾斜。
[0010]进一步地，所述平台层包括分别朝外倾斜的第一端面及第二端面，且所述沟道部
在所述衬底上的正投影覆盖所述平台层在所述衬底上的正投影。
[0011]进一步地，所述栅极绝缘层包括相对设置的两个偏移部，所述偏移部定义在所述栅极绝缘层对应所述栅极的端缘及所述栅极绝缘层的相应端缘之间的部分，其中所述两个偏移部在所述衬底上的正投影分别覆盖所述平台层的第一端面及第二端面及所述沟道部的坡边在所述衬底上的正投影。
[0012]进一步地，所述薄膜晶体管阵列基板还包括层间绝缘层，所述层间绝缘层覆盖所述氧化物有源层、所述栅极绝缘层及所述栅极，且所述层间绝缘层包括多个过孔，其中所述源极和漏极设在所述层间绝缘层上，并通过所述多个过孔电连接所述导体部。
[0013]本专利技术实施例还提供一种薄膜晶体管阵列基板的制作方法，包括在衬底上沉积一层平台层，所述平台层的材料是绝缘材料或金属氧化；在衬底上形成一层氧化物有源层，并利用光刻工艺形成沟道部及位在所述沟道部相对二侧的导体区域；在所述氧化物有源层沉积一层栅极绝缘层；在所述栅极绝缘层沉积一层栅极金属层；利用一道光刻工艺图形化所述层栅极金属层，以形成栅极，并自对准蚀刻所述栅极绝缘层，以暴露所述氧化物有源层的导体区域，其中所述栅极在所述衬底上的正投影覆盖所述平台层及所述沟道部在所述衬底上的正投影；进行整面等离子处理，使所述氧化物有源层的导体区域导体化并形成导体部，其中所述沟道部的顶面所在的水平面高度高于任一所述导体部的顶面所在的水平面高度；沉积层间绝缘层，以覆盖所述氧化物有源层、所述栅极绝缘层及所述栅极，并图形化所述层间绝缘层以形成多个过孔；以及沉积一层源极/漏极金属层，并图形化形成源极及漏极，所述源极及漏极通过所述多个过孔电连接所述氧化物有源层的导体部。
[0014]进一步地，在衬底上形成一层氧化物有源层的步骤之前还包括：在所述衬底上沉积一层缓冲层，以覆盖所述平台层，且所述缓冲层通过光刻工艺形成位在所述平台层正上方的凸台，其中所述沟道部设置在所述凸台上，并包覆整个所述凸台。
[0015]进一步地，所述沟道部包括两坡边，所述坡边的一端连接相应的所述导体部，且所述坡边以远离所述沟道部并朝相应的所述导体部的方向倾斜，其中所述栅极绝缘层包括相对设置的两个偏移部，每一所述偏移部形成在所述栅极绝缘层对应所述栅极的端缘及所述栅极绝缘层的相应端缘之间的部分，且所述两个偏移部在所述衬底上的正投影分别覆盖所述平台层的相对两端面及所述沟道部的坡边在所述衬底上的正投影。
[0016]本专利技术的有益效果为：本申请实施例提供一种薄膜晶体管及其制作方法，利用平台层的设置，及对平台层的第一端面及第二端面的角度调控，使上方的膜层结构形成缓坡状的偏移部，其中两个偏移部在衬底上的正投影覆盖了沟道部的坡边在衬底上的正投影，并且分别落在平台层的第一端面及第二端面上。借由偏移部的设置，延长了氧化物有源层的导体化扩散路径，降低自对准刻蚀后沟道部的两端向沟道部内扩散形成的低阻区域的长度，从而有效调控或抑制有效沟道长度的变短，保证有效沟道长度，利于实现薄膜晶体管器件尺寸的缩小，有效解决了传统膜晶体管器的沟道两侧导体化效果的扩散造成沟道两端存在低阻区域，导致有效沟道长度变短，不利于薄膜晶体管器件尺寸的缩短的技术问题。
附图说明
[0017]为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些
实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本申请一实施例的薄膜晶体管阵列基板的剖面结构示意图。
[0019]图2为本申请另一实施例的薄膜晶体管阵列基板的剖面结构示意图。
[0020]图3为本申请实施例的薄膜晶体管阵列基板的制作方法的流程图。
[0021]图4至图11为本申请实施例的薄膜晶体管阵列基板的制作方法中各步骤制得的薄膜晶体管的膜层结构示意图。
具体实施方式
[0022]以下各实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管阵列基板，其特征在于，包括：衬底；平台层，设置在所述衬底上；氧化物有源层，设置在所述衬底上，并位在所述平台层上方，所述氧化物有源层包括沟道部及位在所述沟道部相对两侧的导体部，其中所述沟道部的顶面所在的水平面高度高于任一所述导体部的顶面所在的水平面高度，栅极绝缘层，设置在所述氧化物有源层上栅极，设置在所述栅极绝缘层上，且所述栅极在所述衬底上的正投影覆盖所述平台层及所述沟道部在所述衬底上的正投影；以及源极和漏极，所述源极和所述漏极与所述导体部电连接。2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括缓冲层，所述缓冲层设置在所述衬底上，并且覆盖所述平台层，其中所述平台层的材料是绝缘材料或金属氧化物。3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述缓冲层包括凸台，所述沟道部设置在所述凸台上，并包覆整个所述凸台。4.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述沟道部包括两坡边，所述坡边的一端连接相应的所述导体部，且所述坡边以远离所述沟道部并朝相应的所述导体部的方向倾斜。5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述平台层包括分别朝外倾斜的第一端面及第二端面，且所述沟道部在所述衬底上的正投影覆盖所述平台层在所述衬底上的正投影。6.如权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述栅极绝缘层包括相对设置的两个偏移部，所述偏移部定义在所述栅极绝缘层对应所述栅极的端缘及所述栅极绝缘层的相应端缘之间的部分，其中所述两个偏移部在所述衬底上的正投影分别覆盖所述平台层的第一端面及第二端面及所述沟道部的坡边在所述衬底上的正投影。7.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括层间绝缘层，所述层间绝缘层覆盖所述氧化物有源层、所述栅极绝缘层及所述栅极，且所述层间绝缘层包括多个过孔，其中所述源极和漏极...

【专利技术属性】
技术研发人员：卓毅，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：