一种栅极驱动电路及显示面板制造技术

本发明专利技术提供一种栅极驱动电路，其包括时钟信号线和N个级联的移位寄存器，第n级移位寄存器包括输出电路、置位电路和复位电路，输出电路包括第三晶体管和第四晶体管，置位电路的置位端口与另一移位寄存器的级传信号输出端相连，复位电路连接在第一控制节点和低电位端之间，其复位端口与第n+x级移位寄存器的驱动信号输出端相连。本发明专利技术还提供一种显示面板，其包括栅极驱动线、源极驱动线、像素电路阵列和上述栅极驱动电路。采用本发明专利技术的栅极驱动电路，输出电路独立地输出级传信号和栅极驱动信号，级传信号输出端上的负载相对于驱动信号输出端上的负载更小，栅极驱动电路在较宽的工作温度范围内都具有较高的响应速度以及较高的稳定性。稳定性。稳定性。

【技术实现步骤摘要】
一种栅极驱动电路及显示面板


[0001]本专利技术涉及显示领域，具体涉及一种栅极驱动电路及显示面板。

技术介绍

[0002]如今，薄膜晶体管(TFT，ThinFilmTransistor)集成栅极驱动电路已经成为有源矩阵显示领域的一个重要组成部分，被广泛应用于手机、电视显示屏上。对于车载显示领域，例如用于汽车的中控导航屏、倒车影像屏、信息娱乐系统屏幕和手机显示屏等各种类型的车载显示，TFT集成栅极驱动电路的实现尚有不少困难和挑战。
[0003]随着车载显示朝大尺寸、高分辨率(FHD以上)的趋势不断发展，现有技术中TFT集成栅极驱动电路的设计不仅会带来显示像素上充电率不足的问题，还会导致相邻栅极线的像素之间串扰量的增加，这些都对显示效果造成了严重的影响。
[0004]另外，对于车载显示设备和手机显示屏而言，其工作环境的温度范围较宽，温度可能从几十度到零下几十度。而实际应用中发现，温度对TFT集成栅极驱动电路的性能有明显的影响，较高或者较低的工作温度都可能引起TFT集成栅极驱动电路性能的劣化。在工作温度低的情况下(例如零下40摄氏度及以下)，栅极驱动电路存在驱动能力衰减的问题，甚至出现低温无法正常工作的问题。在较高工作温度时(例如80摄氏度及以上)，非晶硅TFT长时间工作后则容易出现较明显的Vth漂移，这将导致电路驱动能力退化以及电路功能失效。
[0005]目前的解决方案是对输出驱动信号的晶体管采用比较大宽长比(沟道宽度/沟道长度)的晶体管，沟道尺寸比较大的晶体管具有更好的驱动能力，但同时也导致晶体管的占地面积比较大，不利用集成在窄边框的显示面板上。

技术实现思路

[0006]本专利技术要解决的主要技术问题是如何采用小尺寸的晶体管提高栅极驱动电路的驱动能力。
[0007]本专利技术提供一种栅极驱动电路，其包括时钟信号线和N个级联的移位寄存器，N个级联的移位寄存器中第n级移位寄存器包括：输出电路，输出电路包括第三晶体管和第四晶体管，第三晶体管的第一极和第四晶体管的第一极连接到时钟信号线，用于输入时钟信号；第三晶体管的第二极作为级传信号输出端输出级传信号，第四晶体管的第二极作为驱动信号输出端输出驱动信号至对应的栅极线；第三晶体管的栅极和第四晶体管的栅极分别耦合至第一控制节点，以在第一控制节点电位的控制下导通后采用时钟信号分别对级传信号输出端和驱动信号输出端进行充电；置位电路，置位电路的置位端口与另一移位寄存器的级传信号输出端相连，在级传信号的控制下对第一控制节点进行充电，使第一控制节点的电位在移位寄存器的预充电阶段上升到第一电位，以使第三晶体管和第四晶体管导通，并在第三晶体管和第四晶体管导通后实现第一控制节点的电位自举，使第一控制节点的电位在移位寄存器的自举阶段从第一电位上升到第二电位；复位电路，复位电路连接在第一控制节点和低电位端之间，其复位端口与第n+x级移位寄存器的驱动信号输出端相连，以便在第
n+x级移位寄存器的驱动信号的控制下，将第一控制节点的电位拉低，使第三晶体管和第四晶体管关断；其中，M、N、n和x为大于等于1的整数，且1≤n≤N。
[0008]本专利技术还提供一种显示面板，其包括N条栅极驱动线、M条源极驱动线以及N*M个显示像素电路所组成的像素电路阵列；该显示面板还包括上述栅极驱动电路，栅极驱动电路通过其N个级联的移位寄存器引出N条栅极驱动线，每条栅极驱动线分别连接至对应行的显示像素电路；其中，M为大于等于1的整数。
[0009]本专利技术实施例中，输出电路独立地输出级传信号和栅极驱动信号，级传信号输出端上的负载相对于驱动信号输出端上的负载更小，栅极驱动电路在低温下操作具有较高的响应速度，在高温下操作也具有较高的稳定性。
附图说明
[0010]图1为显示装置结构示意图；
[0011]图2(a)为实施例一第一种实施方案的移位寄存器电路结构示意图；
[0012]图2(b)为实施例一第二种实施方案的移位寄存器电路结构示意图；
[0013]图2(c)为实施例一第一种实施方案的栅极驱动电路结构示意图；
[0014]图2(d)为实施例一第一种实施方案的栅极驱动电路工作时序图；
[0015]图3(a)为实施例一第三种实施方案的移位寄存器电路结构示意图；
[0016]图3(b)为实施例一第三种实施方案的栅极驱动电路结构示意图；
[0017]图3(c)为实施例一第三种实施方案的栅极驱动电路工作时序图；
[0018]图4为实施例二第一种实施方案的移位寄存器电路结构示意图；
[0019]图5为实施例二第二种实施方案的移位寄存器电路结构示意图；
[0020]图6(a)为实施例二第三种实施方案的移位寄存器电路结构示意图；
[0021]图6(b)为实施例二第三种实施方案的栅极驱动电路结构示意图；
[0022]图6(c)为实施例二第三种实施方案的栅极驱动电路工作时序图；
[0023]图7为实施例三第一种实施方案的移位寄存器电路结构示意图；
[0024]图8为实施例三第二种实施方案的移位寄存器电路结构示意图；
[0025]图9为实施例四第一种实施方案的移位寄存器电路结构示意图。
具体实施方式
[0026]下面通过具体实施方式结合附图对本专利技术作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本专利技术能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本专利技术相关的一些操作并没有在说明书中显示或者描述，这是为了避免本专利技术的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
[0027]另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一
个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
[0028]本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本专利技术所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
[0029]需要说明的是，本文的晶体管，如无特殊说明，则其可以是任何结构的晶体管，比如双极型晶体管(BJT)或者场效应晶体管(FET)；当晶体管为双极型晶体管时，其控制极是指双极型晶体管的栅极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极，在实际应用过程中，“发射极”和“集电极”可以依据信号流向而互换；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括时钟信号线和N个级联的移位寄存器，N个级联的移位寄存器中第n级移位寄存器包括：输出电路，所述输出电路包括第三晶体管和第四晶体管，所述第三晶体管的第一极和所述第四晶体管的第一极连接到时钟信号线，用于输入时钟信号；第三晶体管的第二极作为级传信号输出端输出级传信号，第四晶体管的第二极作为驱动信号输出端输出驱动信号至对应的栅极线；所述第三晶体管的栅极和所述第四晶体管的栅极分别耦合至第一控制节点，以在第一控制节点电位的控制下导通后采用时钟信号分别对级传信号输出端和驱动信号输出端进行充电；置位电路，所述置位电路的置位端口与另一移位寄存器的级传信号输出端相连，在所述级传信号的控制下对第一控制节点进行充电，使第一控制节点的电位在移位寄存器的预充电阶段上升到第一电位，以使第三晶体管和第四晶体管导通，并在第三晶体管和第四晶体管导通后实现第一控制节点的电位自举，使第一控制节点的电位在移位寄存器的自举阶段从第一电位上升到第二电位；复位电路，所述复位电路连接在第一控制节点和低电位端之间，其复位端口与第n+x级移位寄存器的驱动信号输出端相连，以便在第n+x级移位寄存器的驱动信号的控制下，将第一控制节点的电位拉低，使第三晶体管和第四晶体管关断；其中，N、n和x为大于等于1的整数，且1≤n≤N。2.如权利要求1所述的栅极驱动电路，其特征在于，所述置位电路的置位端口与第n
‑
1级移位寄存器的级传信号输出端相连。3.如权利要求1所述的栅极驱动电路，其特征在于，所述复位电路的复位端口与第n+2级移位寄存器的驱动信号输出端相连。4.如权利要求1所述的栅极驱动电路，其特征在于，所述置位电路至少包括第一晶体管，所述复位电路至少包括第二晶体管，所述第一晶体管的控制极连接到置位端口，第一晶体管的第一极在另一移位寄存器输出的级传信号为高电平时接入高电平，第一晶体管的第二极和第二晶体管的第一极相连，两者的连接节点为第一控制节点；第二晶体管的第二极连接低电位端，控制极与复位端口相连，以便在后移位寄存器的驱动信号为低电平时将第一控制节点的电位拉低。5.如权利要求4所述的栅极驱动电路，其特征在于，所述第一晶体管的第一极连接高电位端或第n
‑
1级移位寄存器的驱动信号输出端。6.如权利要求1
‑
5中任一项所述的栅极驱动电路，其特征在于，所述输出电路还包括阻性隔离器件，所述阻性隔离器件连接在第三晶体管的栅极和第一控制节点之间，或者所述阻性隔离器件连接在第四晶体管的栅极和第一控制节点之间，以便使得所述第三晶体管和所述第四晶体管在自举阶段处于相对独立的状态。7.如权利...

【专利技术属性】
技术研发人员：张盛东，廖聪维，杨激文，安军军，郑欣，林清平，严建花，李建桦，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：