CIS传感器的SAB工艺的改善方法技术

本发明专利技术提供了一种CIS传感器的SAB工艺的改善方法，包括：提供器件晶圆，器件晶圆包括相邻的逻辑区和像素区；在器件晶圆的表面形成光刻胶层；进行光刻曝光和显影处理，去除像素区的光刻胶层，逻辑区的光刻胶层作为辅助层；在辅助层和像素区的器件晶圆上形成氧化物层；使用丙酮去除辅助层，辅助层上的氧化物层自然脱落，以暴露出逻辑区的器件晶圆的表面；在逻辑区的器件晶圆上形成用于对准的硅化物，像素区的氧化物层作为保护像素区的介质层。本发明专利技术形成介质层没有经过光刻和湿刻，因此，不会引起器件参数漂移和失效，也不会出现光刻胶剥离的问题。并且，使用丙酮去除光刻胶去除得非常干净，形成了质量较高的介质层，更好地保护了逻辑区。辑区。辑区。

【技术实现步骤摘要】
CIS传感器的SAB工艺的改善方法


[0001]本专利技术涉及半导体
，尤其是涉及一种CIS传感器的SAB工艺的改善方法。

技术介绍

[0002]在集成电路IC 制造中，silicide（硅化物）的形成有助于降低电阻，改善RC delay的问题。CIS（CMOS IMAGE SENSOR，CMOS图像传感器）包括逻辑（logic）区域和像素（pixel）区域，CIS（CMOS IMAGE SENSOR，CMOS图像传感器）的像素区域因为考虑到透光性的效率，不需要形成silicide。而逻辑区域因为有运算速率要求，需要形成silicide，以改善RC delay的问题。而CIS器件的逻辑区域和像素像素区域是在一芯片上同时形成，所以对于芯片而言，部分区域即逻辑区域需要形成silicide, 部分区域即像素区域需要通过介电层包围起来起来，不形成silicide。如图1所示，图1是CIS中逻辑区和像素区划分的俯视图，从图中可以看出，逻辑区110A和像素区110B相邻并且在同一芯片上。请参照图2，形成CIS的现有技术为，提供器件晶圆，器件晶圆包括衬底110，位于衬底110上的至少两个栅极结构，栅极结构之间露出衬底110。栅极结构包括栅极120以及位于栅极120的两侧的侧墙130，每个逻辑区110A和每个像素区110B均有栅极结构。在整个器件晶圆上形成氧化物层140，氧化物层140覆盖逻辑区110A和像素区110B的栅极结构，再在氧化物层140上形成光刻胶150，刻蚀去除逻辑区110A的光刻胶150，剩余的光刻胶150覆盖像素区110B，并以像素区110B的光刻胶150为掩膜，刻蚀去除逻辑区110A的氧化物层140。最后去除像素区110B的光刻胶150，像素区110B剩余的氧化物层140即可作为介质层160，以在逻辑区110A形成硅化物时保护像素区110B的栅极结构。
[0003]请继续参照图2，而现有技术的工艺流程是通过干法刻蚀（plasma dry etch）的方法刻蚀去除逻辑区110A的氧化物层140。但是随着工艺节点的推进，干法刻蚀容易导致额外的不需要的等离子体隧穿到器件晶圆内（PID），引起器件参数漂移和失效。部分现有工艺为了减缓遂穿效应，用干法刻蚀搭配湿法刻蚀这种两步刻蚀的方法代替传统的单一干法刻蚀。可是随着工艺节点的推进，SAB器件的尺寸变小，湿法刻蚀容易出现光刻胶剥离的问题，即，湿法刻蚀容易引起像素区110B的氧化物层140上的光刻胶150的剥离，从而使得像素区的氧化物层140存在很高的风险。像素区110B的氧化物层140一旦被破坏，形成的介质层160在后续的逻辑区110A的硅化物的形成时，保护能力变弱，从而影响光电转换的效率。

技术实现思路

[0004]本专利技术的目的在于提供一种CIS传感器的SAB工艺的改善方法，可以在像素区形成质量较高的介质层，不会引起器件参数漂移和失效也不会出现光刻胶剥离的问题，从而提高CIS传感器的质量。
[0005]为了达到上述目的，本专利技术提供了一种CIS传感器的SAB工艺的改善方法，包括：提供器件晶圆，所述器件晶圆包括相邻的逻辑区和像素区；在所述器件晶圆的表面形成光刻胶层；
进行光刻曝光和显影处理，去除所述像素区的光刻胶层，所述逻辑区的光刻胶层作为辅助层；在所述辅助层和所述像素区的器件晶圆上形成氧化物层；使用丙酮去除所述辅助层，使得所述辅助层上的氧化物层自然脱落，以暴露出所述逻辑区的器件晶圆的表面；在所述逻辑区的器件晶圆的表面形成用于对准的硅化物，所述像素区的氧化物层作为保护像素区的介质层。
[0006]可选的，在所述的CIS传感器的SAB工艺的改善方法中，所述逻辑区和所述像素区的器件晶圆均包括：衬底、位于所述逻辑区的衬底表面的第一栅极结构以及位于所述像素区的衬底表面的第二栅极结构。
[0007]可选的，在所述的CIS传感器的SAB工艺的改善方法中，所述第一栅极结构和所述第二栅极结构均包括栅极和位于所述栅极的两侧的侧墙。
[0008]可选的，在所述的CIS传感器的SAB工艺的改善方法中，所述辅助层的厚度为800埃~1000埃。
[0009]可选的，在所述的CIS传感器的SAB工艺的改善方法中，所述氧化物层的厚度为200埃~300埃。
[0010]可选的，在所述的CIS传感器的SAB工艺的改善方法中，形成所述氧化物层的方法为CVD。
[0011]可选的，在所述的CIS传感器的SAB工艺的改善方法中，使用丙酮去除所述辅助层的方法包括：所述丙酮与光刻胶进行反应，将光刻胶溶解。
[0012]可选的，在所述的CIS传感器的SAB工艺的改善方法中，所述氧化物层的材料包括二氧化硅。
[0013]在本专利技术提供的一种CIS传感器的SAB工艺的改善方法中，包括：提供器件晶圆，器件晶圆包括相邻的逻辑区和像素区；在器件晶圆的表面形成光刻胶层；进行光刻曝光和显影处理，去除像素区的光刻胶层，逻辑区的光刻胶层作为辅助层；在辅助层和像素区的器件晶圆上形成氧化物层；使用丙酮去除辅助层，使得辅助层上的氧化物层自然脱落，以暴露出逻辑区的器件晶圆的表面；在逻辑区的器件晶圆的表面形成用于对准的硅化物，像素区的氧化物层作为保护像素区的介质层。形成的介质层不但可以在逻辑区形成硅化物时保护像素区不形成硅化物，并且，相对于现有技术，本专利技术形成介质层没有经过光刻，也没有经过湿刻，因此，不会出现器件参数漂移和失效的问题，也不会出现光刻胶剥离的问题。进一步的，在形成介质层之前，使用丙酮去除光刻胶会使得光刻胶去除得非常干净，所以形成了质量较高的介质层，更好地保护了逻辑区，提高了CIS传感器的质量。
附图说明
[0014]图1是现有技术的CIS传感器的逻辑区和像素区划分的俯视图；图2是现有技术的CIS传感器的SAB工艺的改善方法的示意图；图3是本专利技术实施例的CIS传感器的SAB工艺的改善方法的流程图；图4是本专利技术实施例的CIS传感器的逻辑区和像素区划分的俯视图图5是本专利技术实施例的器件晶圆的示意图；
图6是本专利技术实施例的形成辅助层后的CIS传感器的示意图；图7是本专利技术实施例的形成氧化物层后的CIS传感器的示意图；图8是本专利技术实施例的形成介质层后的CIS传感器的示意图；图中：110
‑
衬底、110A
‑
逻辑区、110B
‑
像素区、120
‑
栅极、130
‑
侧墙、140
‑
氧化物层、150
‑
光刻胶、160
‑
介质层、210
‑
衬底、210A
‑
逻辑区、210B
‑
像素区、220
‑
栅极、230
‑
侧墙、240
‑
辅助层、250
‑
氧化物层、260
‑
介质层。
具体实施方式
[0015]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CIS传感器的SAB工艺的改善方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括相邻的逻辑区和像素区；在所述器件晶圆的表面形成光刻胶层；进行光刻曝光和显影处理，去除所述像素区的光刻胶层，所述逻辑区的光刻胶层作为辅助层；在所述辅助层和所述像素区的器件晶圆上形成氧化物层；使用丙酮去除所述辅助层，使得所述辅助层上的氧化物层自然脱落，以暴露出所述逻辑区的器件晶圆的表面；在所述逻辑区的器件晶圆的表面形成用于对准的硅化物，所述像素区的氧化物层作为保护像素区的介质层。2.如权利要求1所述的CIS传感器的SAB工艺的改善方法，其特征在于，所述逻辑区和所述像素区的器件晶圆均包括：衬底、位于所述逻辑区的衬底表面的第一栅极结构以及位于所述像素区的衬底表面的第二栅极结构。3.如权利要求2所述的CIS...

【专利技术属性】
技术研发人员：朱海斌，李玉科，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：