一种可扩展的任意波形发生器底板制造技术

一种可扩展的任意波形发生器底板，包括电源模块、时钟模块、总线扩展模块和系统控制模块；电源模块包括底板电源电路、波形合成板电源电路和模拟通道板电源电路；时钟模块包括时钟生成电路，对参考时钟进行消抖和进行倍频、分频变换的时钟消抖电路和对不同频率的参考时钟进行分配的时钟扇出电路，时钟生成电路、时钟消抖电路和时钟扇出电路依次连接；总线扩展模块包括用于实现PCIe总线扩展的PCIe转换模块和接口电路；系统控制模块分别连接到时钟消抖电路和时钟扇出电路，系统控制模块连接到总线扩展模块的PCIe转换模块。将底板进行模块化，并整合了电源与时钟模块，在节约资源的同时，减小了板卡的体积。减小了板卡的体积。减小了板卡的体积。

【技术实现步骤摘要】
一种可扩展的任意波形发生器底板


[0001]本专利技术涉及计量仪器领域，特别涉及一种可扩展的任意波形发生器底板。

技术介绍

[0002]目前主流的任意波形发生器有传统台式仪器（GPIB）、基于模块化仪器的插卡式仪器（PXI/AXIe）、通信（RS
‑
232）、网络（LAN）等。传统台式的任意波形发生器的采样率可达到92Gsa/s，能输出高频乃至射频且低杂散的信号。
[0003]传统台式任意波形发生器体积过大，操作系统固定，一般通过GPIB、RS232、LAN等方式与控制系统进行通信，速率较低，且编程不够灵活。台式仪器每个仪器都需要提供额外的电源与机箱，每个板卡都需要建立时钟源，当需要进行通道扩展时，造成很大的浪费，且多台仪器占用的体积很大。

技术实现思路

[0004]本专利技术的目的在于：提供了一种可扩展的任意波形发生器底板，将任意波形发生器所需要外接的电路进行模块化，并整合了任意波形发生器的电源与时钟模块，不再像传统台式仪器那样每个模块需要提供额外的电源与机箱、对每个板卡都需要建立时钟源，在节约资源的同时，大大减小了板卡的体积，使得模块化任意波形发生器更加小型化，更具灵活性。
[0005]本专利技术采用的技术方案如下：一种可扩展的任意波形发生器底板，包括电源模块，为任意波形发生器提供时钟的时钟模块，通过扩展PCIe总线来实现任意波形发生器多通道扩展的总线扩展模块和为底板提供控制信号的系统控制模块；所述电源模块包括为底板提供电源的底板电源电路、为波形合成板提供电源的波形合成板电源电路和为模拟通道板提供电源的模拟通道板电源电路；所述时钟模块包括产生参考时钟的时钟生成电路，对参考时钟进行消抖和进行倍频、分频变换的时钟消抖电路和对不同频率的参考时钟进行分配的时钟扇出电路，时钟生成电路、时钟消抖电路和时钟扇出电路依次连接；所述总线扩展模块包括用于实现PCIe总线扩展的PCIe转换模块和接口电路；所述系统控制模块分别连接到时钟消抖电路和时钟扇出电路，所述系统控制模块连接到总线扩展模块的PCIe转换模块。
[0006]为了更好地实现本方案，进一步地，所述时钟模块中的时钟消抖电路包括依次连接的DDS芯片、抖动衰减器。
[0007]为了更好地实现本方案，进一步地，所述系统控制模块分别和DDS芯片和抖动衰减器连接。
[0008]为了更好地实现本方案，进一步地，所述时钟扇出电路包括时钟扇出芯片、第一时钟缓冲器和第二时钟缓冲器，时钟扇出芯片通过第一时钟缓冲器和时钟消抖电路连接，时
钟扇出芯片通过第二时钟缓冲器连接到外部采样时钟。
[0009]为了更好地实现本方案，进一步地，所述系统控制模块和时钟扇出芯片连接。
[0010]为了更好地实现本方案，进一步地，所述总线扩展模块的PCIe转换模块为一个带有PCIe IP核的FPGA，所述接口电路包括PCIe扩展通道和若干波形合成板，所述PCIe扩展通道分别和若干波形合成板连接。
[0011]为了更好地实现本方案，进一步地，所述系统控制模块为一个带有PCIe IP核的FPGA。
[0012]本方案所述的任意波形发生器底板中，时钟模块用于给任意波形发生器提供时钟，与传统的任意波形发生器相比，本方案将所有的时钟源都整合到底板上。其优点是对于多通道任意波形发生器，同源的时钟更加易于实现多个通道之间的同步需求，不需要额外的同步电路，并且只需一个时钟生成电路，对生成的时钟进行分频/倍频、扇出处理，即可满足不同频率时钟的需求，节约资源与板卡面积。
[0013]所述时钟生成电路用于生成参考时钟，时钟生成电路可以选择外部时钟输入与内部时钟输入，外部输入为外部提供的10MHz的参考时钟信号，内部输入为10MHz的晶振产生的时钟信号。由于内部的晶振或者外部信号源产生的初始参考时钟信号的分辨率不够高，因此在进行时钟倍频之前，时钟信号后需接一个支持直接数字合成（DDS）技术的DDS芯片来提高其分辨率和倍频成可变时钟。而为保证输出的可变时钟的信号质量，需要对时钟进行消抖处理，时钟消抖电路的原理是在一个低带宽的环路滤波器下，将压控晶体振荡器锁定在一个干净的频率，这样可以滤除大部分噪声信号。时钟同步&扇出电路针对于波形合成板卡上所需要的多种不同频率时钟而设计，将消抖过后的时钟信号作为内部时钟或者外部输入的采样时钟扇出成波形合成板所需的时钟。
[0014]电源模块用于给整个任意波形发生器系统供电，我们将所有板卡所需的各种电压值的电源整合到底板上，优点在于可以减少稳压电源芯片带来的纹波干扰，提高波形合成的质量与信号调理的精度，节省稳压电源芯片的资源占用，减小板卡尺寸面积。
[0015]总线扩展模块是实现多通道扩展的主要模块。上位机与底板之间的传输速率要求不高，与底板之间的通信数据量较少，主要为时钟的倍频/分频控制信号，大部分为需要送往波形合成板的波形数据。因此我们将上位机与底板之间采用PCIe总线进行连接，底板上选用带有PCIe IP核的FPGA来解码，在保证传输效率的同时，也易于实现扩展功能。
[0016]系统控制模块为一个带有PCIe IP核的FPGA，接受上位机输入的数据包，内部具有高速BANK连接时钟电路的控制信号，数据包解码后通过SPI总线协议传输时钟控制信号。
[0017]综上所述，由于采用了上述技术方案，本专利技术的有益效果是：1.本专利技术所述的一种可扩展的任意波形发生器底板，将任意波形发生器所需要外接的电路进行模块化，并整合了任意波形发生器的电源与时钟模块，不再像传统台式仪器那样每个模块需要提供额外的电源与机箱、对每个板卡都需要建立时钟源，在节约资源的同时，大大减小了板卡的体积；2.本专利技术所述的一种可扩展的任意波形发生器底板，将任意波形发生器所需要外接的电路进行模块化，并整合了任意波形发生器的电源与时钟模块，不再像传统台式仪器那样每个模块需要提供额外的电源与机箱、对每个板卡都需要建立时钟源，适配主流的任意波形发生器，适用范围广。
附图说明
[0018]为了更清楚地说明本技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图，其中：图1是本专利技术的时钟模块电路结构示意图；图2是本专利技术的总线扩展模块电路结构示意图；图3是本专利技术的系统控制模块电路结构示意图；图4是本专利技术的电源模块的电路结构示意图。
具体实施方式
[0019]为了更清楚地说明本专利技术实施例的技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本专利技术中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0020]在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可扩展的任意波形发生器底板，其特征在于：包括电源模块，为任意波形发生器提供时钟的时钟模块，通过扩展PCIe总线来实现任意波形发生器多通道扩展的总线扩展模块和为底板提供控制信号的系统控制模块；所述电源模块包括为底板提供电源的底板电源电路、为波形合成板提供电源的波形合成板电源电路和为模拟通道板提供电源的模拟通道板电源电路；所述时钟模块包括产生参考时钟的时钟生成电路，对参考时钟进行消抖和进行倍频、分频变换的时钟消抖电路和对不同频率的参考时钟进行分配的时钟扇出电路，时钟生成电路、时钟消抖电路和时钟扇出电路依次连接；所述总线扩展模块包括用于实现PCIe总线扩展的PCIe转换模块和接口电路；所述系统控制模块分别连接到时钟消抖电路和时钟扇出电路，所述系统控制模块连接到总线扩展模块的PCIe转换模块。2.根据权利要求1所述的一种可扩展的任意波形发生器底板，其特征在于：所述时钟模块中的时钟消抖电路包括依次连接的DDS芯片、抖动衰减...

【专利技术属性】
技术研发人员：唐承苗，王勇，宾青松，李堤阳，杨曦盛，
申请(专利权)人：成都能通科技有限公司，
类型：发明
国别省市：