信息处理装置制造方法及图纸

无须使控制装置的运算部执行用于防止存储器冲突的调停处理，便可防止存储器冲突的发生。单元(20)包括DMAC(31)，所述DMAC(31)基于从与PLC的时刻计数器同步地运行的时刻计数器输出的信号，在CPU(11)的控制周期(C1)内至少跟CPU(11)与存储器(12)进行通信的期间(Tcpu)重叠的期间(T1)中，不经由串行总线来与存储器(12)进行通信，在期间(T1)之后开始的期间(T2)中，经由串行总线来与存储器(12)进行通信。经由串行总线来与存储器(12)进行通信。经由串行总线来与存储器(12)进行通信。

【技术实现步骤摘要】
【国外来华专利技术】信息处理装置


[0001]本专利技术涉及一种与执行控制对象的控制的控制装置协作地运行的信息处理装置。

技术介绍

[0002]以往，已知有下述实施例的工业控制系统，即，为了降低工业控制器的处理负载，而并用与控制器协作地运行的各种单元。此种系统中，也可以下述实施例来运用，即，控制器以及单元共享同一个存储器，控制器或单元分别访问共享存储器来读写数据。然而，若控制器以及单元能够无秩序地访问共享存储器，则会引起因各自的访问在同一时机发生所造成的“存储器冲突”，作为其结果，可能产生应优先处理的数据的读写造成延迟的问题。
[0003]因此，以往，例如在专利文献1以及专利文献2中提出了用于避免此种存储器冲突的发生的技术示例。
[0004]专利文献1中公开了一种存储器访问调停装置，其包括：第一控制部件，在随机的时机输出请求共享存储器的使用许可的请求信号；第二控制部件，每隔固定周期而输出请求所述共享存储器的使用许可的请求信号；以及调停部件，对从所述第一控制部件以及第二控制部件分别输出的所述请求信号进行调停，所述存储器访问调停装置的特征在于包括判定部件，所述判定部件接受来自所述第二控制部件的请求信号的输出，并对所述调停部件输出确认字符(acknowledge character，ack)禁止信号，所述ack禁止信号禁止所述调停部件对所述第一控制部件输出ack信号。
[0005]专利文献2中公开了一种调停系统，其根据预先规定的优先顺位，对来自多个设备的针对共享资源的使用请求进行调停，以选择性地进行所述共享资源的使用许可，所述调停系统的特征在于包括：计时部件，对从作为调停对象的所述多个设备中必须在固定时间内传输数据的特定设备的使用请求许可开始直至下个使用请求许可开始为止的时间进行计时，当探测到在规定时间未进行所述特定设备的使用请求许可的选择时，产生超时信号；以及调停部件，根据来自所述计时部件的所述超时信号，将所述特定设备的优先顺位变更为最高或至少第二高，由此，每隔固定时间而许可所述特定设备的使用请求。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1：日本公开专利公报“特开2005
‑
115421号”[0009]专利文献1：日本公开专利公报“特开平9
‑
91194号”
技术实现思路

[0010]专利技术所要解决的问题
[0011]专利文献1的技术中，第一控制部件以及第二控制部件均必须访问调停部件，以调停对存储器的访问。因此，例如在将第一控制部件设为工业控制器的中央处理器(Central Processing Unit，CPU)的情况下，用于调停的CPU的处理负载(请求发送、ACK接收等)增加，因此会导致CPU的控制周期变长。其结果，发生CPU无法以固定的周期来执行处理的问题。
[0012]专利文献2的技术中，多个设备与一个CPU为了避免存储器冲突，也必须访问调停电路。由此，用于调停的CPU的处理负载(请求发送、ACK接收等)增加，因此会导致CPU的控制周期变长。其结果，发生CPU无法以固定的周期来执行处理的问题。
[0013]本专利技术是为了解决所述问题而完成，其目的在于，无须使控制装置的运算部执行用于防止存储器冲突的调停处理，便能防止存储器冲突的发生。
[0014]解决问题的技术手段
[0015]本专利技术的一实施例的信息处理装置为下述结构，即，其连接于控制装置，所述控制装置包括第一存储器、第一计数器及第一通信部，所述第一存储器连接于串行总线，所述第一计数器每隔固定时间而输出第一信号，所述第一通信部连接于所述串行总线，并且基于所述第一信号，在规定的每个控制周期经由所述串行总线来与所述第一存储器进行通信，所述信息处理装置包括：第二计数器，与所述第一计数器同步地运行，并且每隔所述固定时间而输出第二信号；以及第二通信部，连接于所述串行总线，并且基于所述第二信号，在所述控制周期内至少跟所述第一通信部与所述第一存储器进行通信的期间重叠的第一期间中，不经由所述串行总线来与所述第一存储器进行串行通信，在所述第一期间之后开始的第二期间中，经由所述串行总线来与所述第一存储器进行通信。
[0016]专利技术的效果
[0017]根据本专利技术的一实施例，起到下述效果：无须使控制装置的运算部执行用于防止存储器冲突的调停处理，便能防止存储器冲突的发生。
附图说明
[0018]图1是表示本专利技术的实施方式1的控制系统的主要部分结构的框图。
[0019]图2是表示本专利技术的实施方式1的控制系统所进行的处理的流程的一例的序列图。
[0020]图3是表示本专利技术的实施方式2的控制系统的主要部分结构的框图。
[0021]图4是表示本专利技术的实施方式2的控制系统所进行的处理的流程的一例的序列图。
[0022]图5是表示本专利技术的实施方式3的控制系统所进行的处理的流程的一例的序列图。
[0023]图6是表示本专利技术的实施方式4的控制系统的主要部分结构的框图。
[0024]图7是表示本专利技术的实施方式4的控制系统所进行的处理的流程的一例的序列图。
具体实施方式
[0025]〔实施方式1〕
[0026]以下，基于附图来说明本专利技术的一方面的实施方式(以下也称作“本实施方式”)。
[0027]§
1适用例
[0028]首先，参照图1以及2来说明适用本专利技术的场景的一例。如图1所示，本实施方式的单元20是在控制系统1中连接于可编程逻辑控制器(Programmable Logic Controller，PLC)10，与PLC10协作地运行的信息处理装置。单元20内的直接存储器访问控制器(Direct Memory Access Controller，DMAC)31与PLC10内的CPU11共享PLC10内的存储器12，均经由串行总线14来与存储器12进行通信。即，CPU11以及DMAC31共享存储器12。在控制系统1中，导入了用于防止因CPU11与DMAC31引起的存储器冲突的结构。
[0029]如图2所示，单元20基于从PLC10内的时刻计数器13输出的信号，在规定的每个控
制周期而与存储器12周期性地进行通信。由此，将用于对控制系统1内的控制对象进行控制的控制数据从存储器12予以读出，并发送至控制对象。
[0030]单元20中，时刻计数器33是与时刻计数器13同步地运行，在与时刻计数器13相同的时机，每隔固定时间而输出指示信号。单元20内的传输控制部32基于从时刻计数器33输出的屏蔽(mask)信号，生成指定可否与存储器12通信的屏蔽信号，并输出至DMAC31。屏蔽信号的信号电平在至少跟CPU11与存储器12进行通信的期间重叠的期间T1中维持为高电平，在期间T1之后开始的期间T2维持为低电平。DMAC31在屏蔽信号为高电平的期间，不与存储器12进行通信，在屏蔽信号为低电平的期间，与存储器12进行通信。由此，在CPU11与存储器12进行通信时，DMAC31不与存本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种信息处理装置，其连接于控制装置，所述控制装置包括第一存储器、第一计数器及第一通信部，所述第一存储器连接于串行总线，所述第一计数器每隔固定时间而输出第一信号，所述第一通信部连接于所述串行总线，并且基于所述第一信号，在规定的每个控制周期经由所述串行总线来与所述第一存储器进行通信，所述信息处理装置包括：第二计数器，与所述第一计数器同步地运行，并且每隔所述固定时间而输出第二信号；以及第二通信部，连接于所述串行总线，并且基于所述第二信号，在所述控制周期内至少跟所述第一通信部与所述第一存储器进行通信的期间重叠的第一期间中，不经由所述串行总线来与所述第一存储器进行串行通信，在所述第一期间之后开始的第二期间中，经由所述串行总线来与所述第一存储器进行通信。2.根据权利要求1所述的信...

【专利技术属性】
技术研发人员：玉井俊规，
申请(专利权)人：欧姆龙株式会社，
类型：发明
国别省市：