具有内容可寻址存储器缓冲器的内容可寻址存储器系统技术方案

本公开揭示一种设备(例如，内容可寻址存储器系统)，所述设备可具有控制器；第一内容可寻址存储器，其耦合到所述控制器；及第二内容可寻址存储器，其耦合到所述控制器。所述控制器可经配置以致使所述第一内容可寻址存储器将输入数据与存储在所述第一内容可寻址存储器中的第一数据进行比较，且致使所述第二内容可寻址存储器将所述输入数据与存储在所述第二内容可寻址存储器中的第二数据进行比较，使得同时将所述输入数据与所述第一及第二数据进行比较；及响应于确定所述第一数据为无效的且所述第二数据对应于所述第一数据，将所述输入数据与所述第一数据的所述比较的结果替换为所述输入数据与所述第二数据的所述比较的结果。结果。结果。

【技术实现步骤摘要】
【国外来华专利技术】具有内容可寻址存储器缓冲器的内容可寻址存储器系统


[0001]本公开大体上涉及内容可寻址存储器，且更特定来说，涉及具有内容可寻址存储器缓冲器的内容可寻址存储器系统。

技术介绍

[0002]存储器系统可实施在例如计算机、手机、手持电子装置等电子系统中。一些存储器系统，例如固态硬盘(SSD)、嵌入式多媒体控制器(eMMC)装置、通用快闪存储(UFS)装置等，可包含用于存储来自主机的主机(例如，用户)数据的非易失性存储存储器。非易失性存储存储器可通过在未供电时留存所存储数据而提供永久数据，且可包含“与非”快闪存储器、“或非”快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、三维交叉点存储器(例如，3D XPoint)、电阻式随机存取存储器(RRAM)、铁电随机存取存储器(FeRAM)、磁阻式随机存取存储器(MRAM)及可编程导电存储器，以及其它类型存储器。
[0003]一些存储器单元，例如各种电阻可变存储器单元，可经布置在交叉点架构中，使得存储器单元位于用于存取单元的信号线的交点处(例如，位于字线和位线)。例如，电阻可变存储器单元的状态(例如，所存储数据值)可取决于存储器单元的编程电阻。
[0004]在一些实例中，可将存储器单元的电阻编程为低阈值电压(Vt)状态(例如，“设置”状态)或高Vt状态(例如，“复位”状态)。电阻可变存储器单元的状态(例如，由其存储的数据值)可通过例如响应于将感测电压(其可被称为读取电压或分界电压)施加到(例如，横跨)单元而确定单元是否改变其导电状态(例如，经历切换事件)来确定。例如，分界电压可经选择以位于对应于复位状态的Vt(例如，Vt分布)与对应于设置状态的Vt(例如，Vt分布)之间的容限。
[0005]存储器通常响应于由主机供应的地址将用户数据返回到主机(例如，在读取操作期间)。另一形式的存储器为内容可寻址存储器(CAM)，也被称为关联模式存储器(APM)。在一些实例中，CAM可接收输入数据(例如，输入数据矢量)且可执行搜索以确定输入数据是否存储在CAM中。例如，CAM可确定CAM中的所存储数据(例如，所存储数据矢量)是否与输入数据匹配。
[0006]CAM可在需要快速搜索或模式匹配的应用中用作基于硬件的搜索装置，例如在计算机系统、数据库、图像或语音识别、生物识别、数据压缩、高速缓冲存储器控制器、或计算机及通信网络(例如，在网络交换机、媒体存取控制器、网络路由器等中)。
附图说明
[0007]图1A为根据本公开的多个实施例的设备的简化框图。
[0008]图1B说明根据本公开的多个实施例的紧接在编程之后的非易失性存储器单元的阈值电压分布的实例。
[0009]图1C说明根据本公开的多个实施例的紧接在编程之后的非易失性存储器单元的
阈值电压分布的另一实例。
[0010]图1D说明根据本公开的多个实施例的在编程之后的阈值时间长度之后非易失性存储器单元的阈值电压分布的实例。
[0011]图1E说明根据本公开的多个实施例的数据结构的实例。
[0012]图2为根据本公开的多个实施例的内容可寻址存储器的简化框图。
[0013]图3说明根据本公开的多个实施例在控制器处接收的结果矢量。
[0014]图4说明根据本公开的多个实施例的非易失性内容可寻址存储器的部分。
[0015]图5说明根据本公开的多个实施例的将输入数据与存储在非易失性内容可寻址存储器中的数据进行比较的实例。
具体实施方式
[0016]在各种情况下，非易失性存储器可用作CAM。提供非易失性存储器CAM可具有优于易失性CAM(例如，SRAM CAM)的各种益处。例如，非易失性CAM不需要功率来维持其数据，且与易失性存储器单元相比，非易失性存储器单元通常具有更小的占用面积，且因此可提供更大的存储密度。然而，与非易失性CAM相比，易失性CAM通常可提供更快的存取时间(例如，读取/写入时间)。
[0017]在一些情况下，紧接在存储器单元经编程(例如，写入)之后，存储在一些电阻可变存储器单元(例如基于硫属化物的存储器单元)中的数据可不会为有效的(例如，可靠的)。如此，紧接在此类存储器单元经编程之后，可无法可靠地读取此类存储器单元。例如，如本文中进一步所论述，可需要允许此类存储器单元在其被编程之后在其可被可靠地读取之前漂移达阈值时间长度(例如，大约一毫秒)，且因此由存储器单元所存储的数据为有效。因此，可存取采用此类电阻可变存储器单元的CAM的速度可受到阈值时间长度的限制。
[0018]如本文中进一步所描述，本公开的各种实施例提供CAM实施方案，其可考虑写入在一些电阻可变非易失性存储器单元中的数据紧接在写入数据之后可为无效的事实。因此，实施例可提供与先前方法相比具有改进的存取时间的非易失性CAM，以及其它益处。作为实例，多个实施例可采用非易失性第一CAM作为主CAM及第二CAM作为缓冲CAM，例如易失性CAM(例如，SRAM缓冲CAM)。例如，一旦写入数据，存储在此类易失性CAM中的数据可为有效的，且因此一旦写入数据，就可可靠地将数据与输入数据进行比较。
[0019]在一些实例中，可同时将输入数据与存储在主CAM中的数据及存储在缓冲CAM中的数据进行比较。响应于确定存储在主CAM中的数据为无效的(不可靠的)，例如，响应于确定输入数据与主CAM中的数据的比较的结果为无效的，可将输入数据与主CAM中的数据的比较的结果替换为输入数据与缓冲CAM中的数据的比较的结果。例如，主CAM中的数据以及输入数据与主CAM中的数据的比较的结果可在从将数据写入在第一内容可寻址存储器中的时间到在将输入数据与第一内容可寻址存储器中的数据进行比较的时间的经过时间小于阈值时间长度时可为无效的。应注意，例如，阈值时间长度可为从将数据写入在第一内容可寻址存储器中的时间到主CAM中的数据变得有效且因此输入数据与写入在第一内容可寻址存储器中的数据的比较的结果变得有效的时间的经过时间。与主要非易失性CAM结合的缓冲CAM可消除例如与等待直到输入数据与非易失性CAM中的数据的比较的结果有效相关联的延迟。
[0020]与结合主CAM使用DRAM缓冲器或表作为缓冲器相比，结合主非易失性CAM使用缓冲CAM缓冲器可减少获得可靠比较结果的能量需求、成本及所花费时间。例如，使用DRAM或表可涉及扫描DRAM或表的全部内容以识别与正与输入数据进行比较的主CAM中的数据对应的数据的耗时过程。
[0021]图1A为根据本公开的多个实施例的呈计算系统100形式的设备的简化框图。计算系统100包含呈CAM系统102形式的设备，所述CAM系统可为例如快速外围组件互连(PCIe)CAM系统。
[0022]CAM系统102可包含控制器104、通过总线108耦合到控制器104的CAM 106
‑
1到106
‑
8，及耦合到控制器104的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：控制器；第一内容可寻址存储器，其耦合到所述控制器；及第二内容可寻址存储器，其耦合到所述控制器；其中所述控制器经配置以：致使所述第一内容可寻址存储器将输入数据与存储在所述第一内容可寻址存储器中的第一数据进行比较，且致使所述第二内容可寻址存储器将所述输入数据与存储在所述第二内容可寻址存储器中的第二数据进行比较，使得同时将所述输入数据与所述第一及第二数据进行比较；及响应于确定所述第一数据为无效的且所述第二数据对应于所述第一数据，将所述输入数据与所述第一数据的所述比较的结果替换为所述输入数据与所述第二数据的所述比较的结果。2.根据权利要求1所述的设备，其中所述控制器经配置以通过确定从将所述第一数据写入到所述第一内容可寻址存储器的时间到将所述输入数据与第一数据进行比较的时间的经过时间小于所述第一数据的阈值时间长度来确定所述第一数据为无效的。3.根据权利要求2所述的设备，其中所述阈值时间长度为从将所述第一数据写入到所述第一内容可寻址存储器的时间到所述第一数据变得有效的时间的经过时间。4.根据权利要求1所述的设备，其中所述第二内容可寻址存储器包括易失性存储器单元且所述第一内容可寻址存储器包括非易失性存储器单元。5.根据权利要求1所述的设备，其中所述第一数据存储在所述第一内容可寻址存储器中的电阻可变存储器单元中，且所述第二数据存储在所述第二内容可寻址存储器中的静态随机存取存储器单元中。6.根据权利要求1所述的设备，其中所述控制器经配置以：存储映射，所述映射将所述第一内容可寻址存储器中存储所述第一数据的位置映射到所述第二内容可寻址存储器中存储所述第二数据的位置；及响应于确定所述第一数据为有效的，使所述映射无效。7.根据权利要求1所述的设备，其中所述控制器经配置以响应于确定所述第一数据为有效的将所述第二数据从所述第二内容可寻址存储器移除。8.根据权利要求1到7中任一项所述的设备，其中所述控制器经配置，响应于确定所述第一数据为无效的且所述第二数据对应于所述第一数据，将指示所述第一数据是否与所述输入数据匹配的位值替换为指示所述第二数据是否与所述输入数据匹配的位值。9.根据权利要求1到7中任一项所述的设备，其中所述控制器经配置以：致使所述第一内容可寻址存储器在将所述输入数据与所述第一数据进行比较的同时将所述输入数据与所述第一内容可寻址存储器中的额外数据进行比较；及响应于确定所述额外数据为有效的，将所述输入数据与所述额外数据的所述比较的结果与所述输入数据与所述第二数据的所述比较的所述结果组合。10.一种设备，其包括：控制器；主要内容可寻址存储器，其耦合到所述控制器且包括在被编程后漂移的非易失性存储
器单元；及缓冲内容可寻址存储器，其耦合到所述控制器且包括易失性存储器单元；其中所述控制器经配置以：致使所述主内容可寻址存储器对所述非易失性存储器单元及所述缓冲内容可寻址存储器进行编程以同时用数据编程所述易失性存储器单元；致使所述主内容可寻址存储器将输入数据与在所述非易失性存储器单元中编程的所述数据进行比较，且致使所述缓冲内容可寻址存储器将所述输入数据与在所述易失性存储器单元中编程的所述数据进行比较；及响应于确定所述输入数据与存储在所述非易失性存储器单元中的所述数据的所述比较为无效的，使用所述输入数据与存储在所述易失性存储器单元中的所述数据的所述比较代替所述输入数据与存储在所述非易失性存储器单元中的所述数据的所述比较。11.根据权利要求10所述的设备，其中所述非易失性存储器单元包括基于硫属化物的存储元件，其中所述易失性存储器单元包括静态随机存取存储器单元，且其中所述控制器经配置以响应于确定所述输入数据与存储在所述非易失性存储器单元中的所述数据的所述比较为有效的，使用所述输入数据与存储在所述非易失性存储器单元中的所述数据的所述比较。12.根据权利要求10所述的设备，其中所述控制器经配置以：管理包括条目的数据结构，所述条目包括映射，所述映射将所述非易失性存储器单元在所述主内容可寻址存储器中的位置映射到所述易失性存储器单元在所述缓冲内容可寻址存储器中的位置；及在所述条目中写入时间戳，其中所述时间戳包括用所述数据编程所述非易失性存储器单元的时间。13.根据权利要求12所述的设备，其中所述控制器经配置以：响应于确定所述映射为所述数据结构中的最旧映射，用额外映射覆盖所述映射；及响应于用所述额外映射覆...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：