本发明专利技术提供一种存储器装置的写入方法及一种存储器系统，其中所述存储器装置的写入方法包括以下步骤：首先，提出写入命令；接着，根据存储器装置的温度数据决定欲对存储器装置包括的存储单元串提供的脉冲的宽度；再来，对存储单元串提供脉冲，以进行写入操作。上述脉冲的宽度随着存储器装置的温度升高而减小。冲的宽度随着存储器装置的温度升高而减小。冲的宽度随着存储器装置的温度升高而减小。
【技术实现步骤摘要】
存储器装置的写入方法及存储器系统
[0001]本专利技术是有关于一种半导体装置及其操作方法，且特别是有关于一种存储器装置的写入方法及一种存储器系统。
技术介绍
[0002]在对存储器装置进行写入操作时，存储器装置中被选定的字线会被施加写入脉冲以供给至被选定的存储单元，对于在同一字线上未被选定的存储单元而言，通常会对其所在的存储串施加抑制电压以使其具有较高的通道电位，藉以避免未被选定的存储单元产生FN隧穿效应(Fowler-Nordheim Tunneling Effect)。然而，当存储器装置在高温下进行写入操作时，存储单元产生的漏电流较大，其使未被选定的存储单元的通道电位在进行写入操作的过程时逐步地下降，最终使其受到严重的写入干扰。
[0003]图1示出现有技术的存储器装置在进行写入操作时的电压波形图。如图1所示，施加至字线的脉冲(包括写入脉冲VPGM_C以及通过脉冲VPASS_C)的宽度BW_C不随温度而改变，因此，当现有技术的存储器装置在高温下进行写入操作时，在被选定的字线上的未被选定的存储单元的通道电位Vch_C的值将因较大漏电流的产生而从Vch_C1逐步下降为Vch_C2，其具有较大的下降幅度量ΔVch_C。此将使得同一字线上未被选定的存储单元受到影响而降低防止写入干扰的能力。
技术实现思路
[0004]本专利技术提供一种存储器装置的写入方法及一种存储器系统，其可避免未被选定的存储单元受到写入干扰。
[0005]本专利技术的存储器装置的写入方法包括以下步骤。首先，提出写入命令。接着，根据存储器装置的温度数据决定欲对存储器装置包括的存储单元串提供的脉冲的宽度。再来，对存储单元串提供脉冲，以进行写入操作。上述脉冲的宽度随着存储器装置的温度升高而减小。
[0006]本专利技术的存储器系统包括存储器装置、控制器以及温度传感器。存储器装置包括存储单元阵列、地址译码器、电压产生器、页缓冲器以及控制逻辑。存储单元阵列包括多个存储单元串。地址译码器耦接至存储单元阵列。电压产生器耦接至地址译码器，用以产生对存储单元串提供的脉冲。页缓冲器耦接至存储单元阵列。控制逻辑耦接至地址译码器、电压产生器以及页缓冲器。控制器耦接至存储器装置，用以对存储器装置提出写入命令。温度传感器用以取得存储器装置的温度数据，其中温度传感器位于存储器装置中或控制器中。上述的控制逻辑根据存储器装置的温度数据决定欲对存储器装置包括的存储单元串提供的脉冲的宽度。上述脉冲的宽度随着存储器装置的温度升高而减小。
[0007]基于上述，本专利技术的存储器装置的写入方法通过使施加至存储单元串的脉冲的宽度随着存储器装置的温度升高而减小，因此，本专利技术的存储器装置在高温下进行写入操作时，未被选定的存储单元的通道电位的下降幅度量较小，以使其仍具有防止写入干扰的能
力。
附图说明
[0008]图1是现有的存储器装置在进行写入操作时的的电压波形图。
[0009]图2绘示根据本专利技术的一实施例的存储器系统。
[0010]图3绘示依据图2的存储单元阵列中的元件。
[0011]图4绘示根据本专利技术的另一实施例的存储器系统。
[0012]图5绘示本专利技术的一实施例的存储器装置的写入方法的流程图。
[0013]图6绘示本专利技术的一实施例的存储器装置在不同温度下进行写入操作时的电压波形图。
[0014]图7绘示本专利技术的另一实施例的存储器装置的写入方法的流程图。
[0015]【符号说明】
[0016]10a、10b：存储器系统
[0017]100a、100b：存储器装置
[0018]110：存储单元阵列
[0019]120：地址译码器
[0020]130：电压产生器
[0021]140：页缓冲器
[0022]150：控制逻辑
[0023]200a、200b：控制器
[0024]300：温度传感器
[0025]BL1～BL
m
：位线
[0026]BW_C、BW_HT、BW_LT、BW_RT：宽度
[0027]CS1～CS
m
：存储单元串
[0028]CSRC：共享源极线
[0029]DSL
k
、DSL
k+1
：漏极选择线
[0030]MC
n
、MCI
n
：存储单元
[0031]SGD
k
、SGD
k+1
：漏极选择栅极晶体管
[0032]SGS
k
、SGS
k+1
：源极选择栅极晶体管
[0033]SSL
k
、SSL
k+1
：源极选择线
[0034]TD：温度数据
[0035]Vch_C、Vch_HT：通道电位
[0036]Vch_C1、Vch_C2、Vch_HT1、Vch_HT2：通道电位的值
[0037]ΔVch_C、AVch_HT：下降幅度量
[0038]VPASS_C、VPASS_HT、VPASS_LT、VPASS_RT：通过脉冲
[0039]VPGM_C、VPGM_HT、VPGM_LT、VPGM_RT：写入脉冲
[0040]WL
n-2
～WL
n+2
：字线
具体实施方式
[0041]图2绘示根据本专利技术的一实施例的存储器系统，且图3绘示依据图2的存储单元阵列中的元件。请同时参照图2与图3，本实施例的存储器系统10a包括存储器装置100a、控制器200a以及温度传感器300。
[0042]在一些实施例中，存储器装置100a包括存储单元阵列110、地址译码器120、电压产生器130、页缓冲器140以及控制逻辑150。
[0043]存储单元阵列110包括多个存储单元串CS1～CS
m
，其中存储单元串CS1～CS
m
中的每一者各自连接到位线BL1～BL
m
。在一些实施例中，多个存储单元串CS1～CS
m
中的每一者可包括源极选择栅极晶体管SGS
k
、SGS
k+1
、彼此串联连接的多个存储单元以及漏极选择栅极晶体管SGD
k
、SGD
k+1
。源极选择栅极晶体管SGS
k
、SGS
k+1
各自连接到源极选择线SSL
k
、SSL
k+1
，多个存储单元各自连接到字线WL
n-2
～WL
n+2
，且漏极选择栅极晶体管SGD
k
、SGD
k+1
各自连接到漏极选择线DSL
k
、DSL
k+1
。另外，源极选择栅极晶体管SGSk的源极侧连接到共享源极线CSRC，且本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器装置的写入方法，包括：提出写入命令；根据所述存储器装置的温度数据决定欲对所述存储器装置包括的存储单元串提供的脉冲的宽度；以及对所述存储单元串提供所述脉冲，以进行写入操作，其中所述脉冲的所述宽度随着所述存储器装置的温度升高而减小。2.如权利要求1所述的存储器装置的写入方法，其中在提出所述写入命令之后，取得所述存储器装置的所述温度数据。3.如权利要求1所述的存储器装置的写入方法，其中在提出所述写入命令之前，取得所述存储器装置的所述温度数据。4.如权利要求1所述的存储器装置的写入方法，其中所述存储器装置的所述温度数据为n位的温度码，且n为大于或等于1的自然数。5.如权利要求1所述的存储器装置的写入方法，其中在对所述存储单元串提供所述脉冲的步骤中，所述脉冲包括写入脉冲以及通过脉冲，所述写入脉冲通过被选定的字线提供给所述存储单元串，且所述通过脉冲通过未被选定的字线提供给所述存储单元串。6.如权利要求5所述的存储器装置的写入方法，其中所述写入脉冲的幅度随着所述存储器装置的温度升高而增大。7.如权利要求5所述的存储器装置的写入方法，其中所述通过脉冲的幅度随着所述存储器装置的温度升高而增大。8.一种...
【专利技术属性】
技术研发人员：李亚叡，陈冠复，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。