一种芯片和处理单元的恢复方法技术

本公开实施例提供一种芯片和处理单元的恢复方法，其中芯片包括：主处理器和多个引擎单元，每个引擎单元包括处理单元和用于控制处理单元的微控制单元；所述主处理器，用于接收所述引擎单元中的微控制单元发送的处理单元运行信息；响应于所述处理单元运行信息表示所述处理单元运行异常，向所述微控制单元发送恢复指令，所述恢复指令用于指示所述微控制单元恢复所述处理单元；各个所述微控制单元，用于响应于接收到所述主处理器发送的恢复指令，恢复所述处理单元。该芯片可以对单路发生异常情况的处理单元进行自动恢复，不再需要重启整个芯片系统，节省整个芯片系统重启浪费的时间。节省整个芯片系统重启浪费的时间。节省整个芯片系统重启浪费的时间。

【技术实现步骤摘要】
一种芯片和处理单元的恢复方法


[0001]本公开实施例涉及网络通信
，尤其涉及一种芯片和处理单元的恢复方法。

技术介绍

[0002]AI(Artificial Intelligence，人工智能)芯片内部一般包含主处理器和多个IP Core(Intellectual Property core，IP核)，如多路AI引擎。AI业务应用程序主要运行在主处理器上，通过AI引擎驱动程序，控制相应的AI引擎进行大量算法的处理。
[0003]由于AI算法的复杂和多样性，AI引擎在运行AI算法的过程中可能会碰到错误的执行命令，AI引擎因此进入了异常状态。由于AI引擎无法自己恢复，导致整个AI业务应用程序运行结果错误，异常退出运行，而且这一路AI引擎将无法继续使用。
[0004]当前的解决方法一般是通过重启整个AI芯片，让内部所有的IP Core断电重启来实现对出现异常的这一路AI引擎进行恢复的目的，而这样势必对其他路的AI引擎正常运行的业务造成干扰，终止所有的业务应用程序，以及造成时间的浪费，整个SOC重启后的恢复过程也带来能源上的浪费。

技术实现思路

[0005]有鉴于此，本公开实施例提供至少一种芯片和处理单元的恢复方法。
[0006]具体地，本公开实施例是通过如下技术方案实现的：
[0007]第一方面，提供一种芯片，所述芯片包括：主处理器和多个引擎单元，每个引擎单元包括处理单元和用于控制处理单元的微控制单元。
[0008]所述主处理器，用于接收所述引擎单元中的微控制单元发送的处理单元运行信息。
[0009]响应于所述处理单元运行信息表示所述处理单元运行异常，向所述微控制单元发送恢复指令，所述恢复指令用于指示所述微控制单元恢复所述处理单元。
[0010]各个所述微控制单元，用于响应于接收到所述主处理器发送的恢复指令，恢复所述处理单元。
[0011]第二方面，提供一种处理单元的恢复方法，所述方法应用于主处理器，芯片包括主处理器和多个引擎单元，每个引擎单元包括处理单元和用于控制处理单元的微控制单元，所述方法包括：
[0012]将数据包发送到所述微控制单元，所述数据包中包括待执行的业务数据。
[0013]接收所述引擎单元中的微控制单元发送的处理单元运行信息。
[0014]响应于所述处理单元运行信息表示所述处理单元运行异常，向所述微控制单元发送恢复指令，所述恢复指令用于指示所述微控制单元重启所述处理单元。
[0015]第三方面，提供一种处理单元的恢复方法，所述方法应用于微控制单元，芯片包括主处理器和多个引擎单元，每个引擎单元包括处理单元和用于控制处理单元的微控制单
元，所述方法包括：
[0016]接收所述主处理器发送的数据包，所述数据包中包括待执行的业务数据。
[0017]控制处理单元执行所述业务数据，并将处理单元运行信息返回到所述主处理器。
[0018]响应于接收到所述主处理器发送的恢复指令，重启所述处理单元。
[0019]第四方面，提供一种处理单元的恢复方法，所述方法应用于芯片，所述芯片包括主处理器和多个引擎单元，每个引擎单元包括处理单元和用于控制处理单元的微控制单元；所述方法包括：
[0020]主处理器接收所述引擎单元中的微控制单元发送的处理单元运行信息。
[0021]响应于所述处理单元运行信息表示所述处理单元运行异常，主处理器向所述微控制单元发送恢复指令，所述恢复指令用于指示所述微控制单元重启所述处理单元。
[0022]微控制单元接收所述恢复指令，并重启所述处理单元。
[0023]第五方面，提供一种电子设备，所述设备包括芯片，所述芯片为本公开任一实施例所述的芯片。
[0024]第六方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现本公开任一实施例所述的方法。
[0025]本公开实施例提供的芯片中的各个处理单元配置有微控制单元，由主处理器通过微控制单元对处理单元进行控制，可以对单路发生异常情况的处理单元进行自动恢复，不再需要重启整个芯片系统，以使其他路处理单元的业务流程可以继续运行，可以节省整个芯片系统重启浪费的时间。
附图说明
[0026]为了更清楚地说明本公开一个或多个实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开一个或多个实施例中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0027]图1是本公开实施例示出的一种芯片的架构；
[0028]图2是本公开实施例示出的另一种芯片的架构；
[0029]图3是本公开实施例示出的一种处理单元的恢复方法的流程图；
[0030]图4是本公开实施例示出的又一种处理单元的恢复方法的流程图；
[0031]图5是本公开实施例示出的另一种处理单元的恢复方法的流程图。
具体实施方式
[0032]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书的一些方面相一致的方法的例子。
[0033]在本说明书使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书。在本说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是
指并包含一个或多个相关联的列出项目的任何或所有可能组合。
[0034]应当理解，尽管在本说明书可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
[0035]如图1所示，图1示出了本公开实施例提供的一种芯片的架构，该芯片包括：主处理器和多个引擎单元，每个引擎单元包括处理单元PU(Processing Unit，处理单元)和用于控制处理单元的微控制单元MCU(MicroController Unit，微控制单元)，本实施例对于引擎单元的数量不进行限制，图1以4个引擎单元为例。
[0036]主处理器，用于接收引擎单元中的微控制单元发送的处理单元运行信息，响应于处理单元运行信息表示处理单元运行异常，向微控制单元发送恢复指令，其中，恢复指令用于指示微控制单元恢复处理单元。
[0037]各个微控制单元，用于响应于接收到主处本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，其特征在于，所述芯片包括：主处理器和多个引擎单元，每个引擎单元包括处理单元和用于控制处理单元的微控制单元；所述主处理器，用于接收所述引擎单元中的微控制单元发送的处理单元运行信息；响应于所述处理单元运行信息表示所述处理单元运行异常，向所述微控制单元发送恢复指令，所述恢复指令用于指示所述微控制单元恢复所述处理单元；各个所述微控制单元，用于响应于接收到所述主处理器发送的恢复指令，恢复所述处理单元。2.根据权利要求1所述的芯片，其特征在于，所述处理单元运行信息包括如下至少一项：处理单元的业务执行结果、微控制单元对处理单元的运行状况的判断结果，所述业务执行结果是所述处理单元执行业务数据后的运行结果。3.根据权利要求1或2所述的芯片，其特征在于，所述主处理器，还用于将数据包发送到所述微控制单元，所述数据包中包括待执行的业务数据；所述微控制单元，还用于接收所述主处理器发送的数据包，控制处理单元执行所述业务数据，并将处理单元运行信息返回到所述主处理器。4.根据权利要求1
‑
3任一所述的芯片，其特征在于，所述主处理器和多个引擎单元之间分别设置有传输通道；所述传输通道用于所述主处理器和所述传输通道对应的引擎单元进行数据传输。5.根据权利要求4所述的芯片，其特征在于，所述主处理器和所述引擎单元进行数据传输的数据包中携带有对应引擎单元的引擎单元标识。6.根据权利要求1所述的芯片，其特征在于，所述主处理器，还用于加载通道驱动程序，分别生成所述主处理器和各个所述引擎单元之间的传输通道。7.根据权利要求6所述的芯片，其特征在于，所述芯片还包括双倍速率同步动态随机存储器DDR SDRAM，所述DDR SDRAM中预先存储有通道驱动程序。8.根据权利要求1
‑
7任一所述的芯片，其特征在于，所述主处理器，还用于接收所述微控制...

【专利技术属性】
技术研发人员：林志远，殷文达，
申请(专利权)人：上海商汤阡誓科技有限公司，
类型：发明
国别省市：